FPGA时钟

STM32高级定时器功能分析

高级定时器功能框图分析①时钟源②控制器③时基单元④输入捕获⑤公共部分⑥输出比较1、时钟源●内部时钟(CK_INT)●外部时钟模式1：外部输入引脚TIx（x=1,2,3,4）
物联网攻城狮·2024-01-16 12:03

RTOS中断管理的简单应用

裸机的时钟源默认是SysTick，但是开启FreeRTOS后，FreeRTOS会占用SysTick（用来生成1ms定时，用于任务调度），所以我们开启TIM2当做裸机的时钟源，为其他总线提供另外的时钟源。
yangdongdeboke·2024-01-16 10:32

RTOS中软件定时器的简单应用

裸机的时钟源默认是SysTick，但是开启FreeRTOS后，FreeRTOS会占用SysTick（用来生成1ms定时，用于任务调度），所以我们开启TIM2当做裸机的时钟源，为其他总线提供另外的时钟源。
yangdongdeboke·2024-01-16 10:01

FPGA时序分析实例篇(上)------逻辑重组和DSP资源合理利用

声明：本文章转载自FPGA开源工坊，作者xiaotudou在开始之前，有个预备知识：当时序不满足下列给出的图的要求时，STA分析(静态时序分析)会报错，在低频时可能忽略不计可以正常运行，但是频率上去之后很有可能会导致电路功能的错误
芯想是陈·2024-01-16 10:40

FPGA时序分析实例篇(下)------底层资源刨析之FDCE和Carry进位链的合理利用

声明：本文章部分转载自傅里叶的猫，作者猫叔本文章部分转载自FPGA探索者，作者肉娃娃本文以Xilinx7系列FPGA底层资源为例。
芯想是陈·2024-01-16 10:40

FPGA节省资源篇------正确处理设计优先级

本文将介绍一种FPGA设计技术，该技术可以改变FPGA设计的规模大小和使用性能。单级逻辑你可以在Xilinx的FPGA中使用可配置逻辑块CLB中的查找表LUT和触发器DFF来实现简单的
芯想是陈·2024-01-16 10:40

基于FPGA的UART多字节环回实验verilog代码(含帧头帧尾和解码部分)

带仿真工程，数据帧格式如下图：发送数据为：aaff03000E03B186100040011100000000000000110000000000111155CC效果如图：仿真效果图：参考以下文章和视频：FPGA
芯想是陈·2024-01-16 10:10

Verilog语法——6.测试文件使用for和random语句进行赋值

参考资料【明德扬_verilog零基础入门语法HDL仿真快速掌握-手把手教你写FPGA/ASIC代码设计流程中的应用】6.测试文件使用for和random语句进行赋值6.1for语句的使用题目要求：涉及到
鸥梨菌Honevid·2024-01-16 10:09

FPGA引脚 & Bank认知--FPGA 选型的一些常识

关键字HPI/OBanks,HighperformanceTheHPI/Obanksaredeisgnedtomeettheperformancerequirementsofhigh-speedmemoryandotherchip-to-chipinterfacewithvoltagesupto1.8V.HRI/OBanks,HighRangeTheHRI/Obanksaredesignedtos
Kent Gu·2024-01-16 10:09

【FPGA & Modsim】数字时钟

实验题目：数字时钟设计实验目的：掌握数字时钟的工作原理；掌握使用数字逻辑设计集成开发环境分模块设计数字时钟的方法。实验内容：1、创建一个数字时钟工程，使用六位数码管实时显示时/分/秒。
去追远风·2024-01-16 10:39

【FPGA & Modsim】序列检测

实验题目：序列检测器设计实验目的：掌握应用数字逻辑设计集成开发环境进行序列检测器设计的方法；掌握时序逻辑电路设计的过程。实验内容：1、设计一个序列检测器，用于检测输入数据中的特定序列“10010”。2、实现一个电路，当检测到该序列时，输出为1，否则为0。3、分析实验结果，验证电路的功能是否符合设计要求。实验步骤：1、在数字逻辑集成开发环境中新建一个序列检测器工程；2、编写VerilogHDL源程序
去追远风·2024-01-16 10:39

【FPGA & Verilog】4bitBCD码加法器+7段数码管

顶层文件：moduleadd_bcd(input[9:0]I_1,input[9:0]I_0,inputclk,inputrst_n,output[7:0]seg,output[7:0]value,outputselect,output[3:0]encode_1,output[3:0]encode_0,output[3:0]high_bit,output[3:0]low_bit);assignva
去追远风·2024-01-16 10:09

数字前端/FPGA设计——握手与反压问题

声明：本文来自0431大小回前言：在芯片设计或者FPGA设计过程中，流水设计是经常用到的，但是考虑数据安全性，需要与前后级模块进行握手通信，这时候就需要对流水数据进行反压处理，本文将具体介绍握手与反压。
芯想是陈·2024-01-16 10:38

【IC设计】ICer‘s 乾坤大挪移——FSM状态机

状态机4种状态的同步复位状态机蓄水池问题参考链接理论解读状态机定义状态机简写为FSM（FiniteStateMachine），也称为同步有限状态机，简称为状态机，“同步”是指状态机中所有的状态跳转都是在时钟的作用下进行
观千剑而识器·2024-01-16 09:04

前端框架前置课Node.js学习(1) fs,path,模块化,CommonJS标准,ECMAScript标准,包

为何能执行Jsfs模块-读写文件模块语法:1.加载fs模块对象2.写入文件内容3.读取文件内容Path模块-路径处理为什么要使用path模块语法URL中的端口号http模块-创建Web服务需求步骤:案例:浏览时钟步骤
Flyoungbuhu·2024-01-16 09:02

16位单片机单片机S1C17153

产生具有内置振荡器的操作时钟。
Epson样品中心·2024-01-16 08:58

时空联合3D降噪算法

声明：以下文章转载自疯狂的FPGA，作者CrazyFPGA1为什么要降噪？
芯想是陈·2024-01-16 08:25

生命之钟

让自己的生命时钟，在各种重压之下，最终摆工。早早进入休眠状态。
雅馨暧·2024-01-16 07:52

有事钟无艳，无事夏迎春.

直到一次齐宣王需要钟无艳帮助夺回江山时，他才亲自去牢狱求她，这时钟无艳还撒娇说，：你背我啊，钟无艳说：要是你有事没事都对我这样好就好了。齐宣王说：我一直对你好。钟无艳就笑了，
人间有点苦·2024-01-16 06:33

Canvas基础及动态时钟的实现

Canvas基础以及动态时钟的实现写在前面HTML5元素用于图形的绘制，通过脚本(通常是JavaScript)来完成，标签只是图形容器，和别的标签不同，我们不在标签里面写内容，必须使用脚本来绘制图形。
我小时候很可爱·2024-01-16 04:41

梦，第二夜

轻轻转动两周半，随着卡啦，卡啦两声，房屋的门被打开了……卧室的灯亮着，墙上的时钟，定格在了晚上12.00整的位置不再前进变化。我好奇的看了看屋子里的摆设，一切照旧，一如我将它们安置时的样子。
开在夏末的花立在他山之石·2024-01-16 03:36

谈谈CPU，MCU，SOC的区别和用途

CPU包含运算单元、控制单元和缓存，通过时钟信号按照指令集执行各种操作。CPU是计算机的核心组件，掌握着整
石头嵌入式·2024-01-16 02:12

FPGA之LUT

由于FPGA需要被反复烧写,它实现组合逻辑的基本结构不可能像ASIC那样通过固定的与非门来完成,而只能采用一种易于反复配置的结构。
行者..................·2024-01-16 01:04

睡到天昏地暗吧！

越晚越精神，像定好的时钟，一刻也没浪费。昨天给领导发了汇报短信，一直到早上快出门的时候才收到回复---休息。
XMist·2024-01-16 01:36

FPGA开发设计

一、概述FPGA是可编程逻辑器件的一种，本质上是一种高密度可编程逻辑器件。FPGA的灵活性高、开发周期短、并行性高、具备可重构特性，是一种广泛应用的半定制电路。
KGback·2024-01-16 00:27

生活——一场矛盾的困局

嫌疑人X的现身观后感市井小人物的日常生活也许就是这么乏味有一些小快乐也有许多无可奈何，正如天才数学老师说的，他们包括我都是时钟上无用的齿轮每天重复无意义的生活，而故事就是围绕这些无奈和美好展开的小吃店温婉女老板
juleylu·2024-01-16 00:33

cpu cycle counter gettimeofday 两种us级延时

us级延时可调用系统函数gettimeofday来实现，也可以用时钟计数器来实现arm的要先使能用户态访问权限，v6v7v8都不一样读取时钟计数器需先内核态使能，x86可以直接读利用cpu时钟计数器可以
yvee·2024-01-15 22:07

STM32F103VET6之时钟树详解

目录前言一、时钟源二、时钟树讲解总结前言在嵌入式系统开发中，时钟树是一个关键的概念。对于使用STM32微控制器的开发者来说，了解和理解时钟树是必不可少的。
根本学不够·2024-01-15 21:09

FPGA在工业缺陷检测上的应用实践

目录1.背景2.现状3.FPGA在工业缺陷检测中的优势4.FPGA在工业缺陷检测中的应用实践5.主流的检测算法6.工业缺陷检测及应用场景7.FPGA在工业缺陷检测中的未来发展趋势8.方法9.未来发展方向注意
SteveRocket·2024-01-15 19:20

第15届蓝桥杯嵌入式省赛准备第一天总结笔记(使用STM32cubeMX创建hal库工程+点亮LED)

然后配置外部高速时钟为80MHz然后我们查看电路图，LED的驱动引脚是PC8-15,低电平点亮。SN74HC573ADWR：D锁存器，简单来说，LE脚为高电平则输入
仙牛电祖·2024-01-15 18:37

James Adams - 树莓派5计划中的双重标准

当人们从在RaspberryPi上看到电源按钮和实时时钟的震惊中回过神来后，对新平台评论最多的功能之一就是电路板左侧的小型垂直16路FFC（扁平柔性线缆）连接器，它暴露
上海晶珩EDATEC·2024-01-15 18:18

快速入门系列--AXI总线协议

最近想写一篇关于ZYNQ快速入门的文章，而由于ZYNQ的精髓实质上是如何建立ARM和FPGA之间的联系，所以准备先写一篇关于AXI协议快速入门的文章来打一下基础，也是顺便让我回忆一下AXI协议。
小林家的龙小年·2024-01-15 17:10

快速入门系列--FPGA中的时序分析与约束

一、前言时序分析，是所有的FPGA工程师在成长过程中都绕不开的技术，由于在一开始我们学FPGA的时候设计的系统都是低速简单的，所以就使得时序分析看起来好像并没有卵用，我不学我的系统照样可以跑起来啊，于是慢慢忽视了这一部分的学习
小林家的龙小年·2024-01-15 17:39

FPGA中的乒乓操作思想

乒乓操作的思想乒乓操作主要是为了处理，输入时钟和输出时钟不匹配的问题，也可以算跨时钟处理对于乒乓操作我主要参考了野火的文档，以及下面这篇文章彻底弄懂乒乓操作与并行化_快，快去救列宁！
小林家的龙小年·2024-01-15 17:09

quartus时序逻辑的开始

1、定义组合逻辑有一个最大的缺陷就是存在竞争冒险(很危险，使电路处于一个不稳定的状态，使用时序逻辑可以极大避免这一问题，提高系统稳定性)时序逻辑最基本的单元——寄存器，存储功能，一般由D触发器构成，由时钟脉冲控制
今天画板子了没·2024-01-15 17:37

FPGA流水线除法器（Verilog）原理及实现

FPGA流水线除法器（Verilog）原理及实现流水线除法器原理  除法器的计算过程如下图所示。计算步骤假设数值的位宽为N。
锅巴不加盐·2024-01-15 17:07

冤种日记(为什么又是物理课篇)

看着墙上时钟的分针从四走到十，掐指一算又到时间，不出意外门口马上就会有通知做核酸的同学到来。拿出身份证，只等老师一声令下冲出教室。“行了，去吧！”老师拿起了书，走出了教室。
云半染_Starshards·2024-01-15 16:50

FPGA, CPU, GPU, ASIC区别，FPGA为何这么牛

一、为什么使用FPGA？众所周知，通用处理器（CPU）的摩尔定律已入暮年，而机器学习和Web服务的规模却在指数级增长。
自恋的情剩·2024-01-15 16:38

Python教程16：使用海龟画图turtle画会动的时钟

---------------turtle源码集合---------------Python教程36：海龟画图turtle写春联Python源码35：海龟画图turtle画中国结Python源码31：海龟画图turtle画七道彩虹Python源码30：海龟画图turtle画紫色的小熊Python源码29：海龟画图turtle画太极图Python源码28：海龟画图turtle画熊猫Python源码2
我的Python教程·2024-01-15 15:21

通过生成mcs、bin文件将程序固化到FPGA

通过将程序固化到FPGA，可以做到断电不丢失程序，上电之后就自动启动程序的作用，整个固化步骤主要分为3步，一是修改约束文件，二是生成mcs或bin文件，三是将程序固化到开发板flash1.修改约束文件生成固化文件之前
EfunStudy·2024-01-15 14:00

STC15系列单片机：定时器/计数器16位自动重装载模式

大家应该都知道，单片机的运行需要时钟，这个
资深流水灯工程师·2024-01-15 14:54

电脑中的频率问题

一首美妙的乐曲会有一个主旋律，而电脑的主旋律就是CPU的时钟频率。主频、外频和倍频，它们从何而来？锁频、超频，又是怎么回事呢？电脑中有许许多多的半导体芯片，每个芯片都是在特定的时钟频率下进行工作的。
zhuzongwei1988·2024-01-15 13:07

电脑的脉搏—时钟频率的来龙去脉

一首美妙的乐曲会有一个主旋律，而电脑的主旋律就是CPU的时钟频率。主频、外频和倍频，它们从何而来？锁频、超频，又是怎么回事呢？电脑中有许许多多的半导体芯片，每个芯片都是在特定的时钟频率下进行工作的。
lihaoweiV·2024-01-15 13:05

如果提前知道就是他

管时钟的女老师郑重其事地说：“俺的侄孙上一年级，就不好写作业。尤其不好写生字，一节课只写俩字，所以被老师揪到我跟前成了家常便饭！”顿了顿，她又说：“今天考试，他不写一个字怎么办？我得多去考场转转看。”
梦在燃烧_06ae·2024-01-15 11:13

e2studio开发三轴加速度计LIS2DW12(3)----检测活动和静止状态

e2studio开发三轴加速度计LIS2DW12.3--检测活动和静止状态概述视频教学样品申请源码下载新建工程工程模板保存工程路径芯片配置工程模板选择时钟设置UART配置UART属性配置设置e2studio
记帖·2024-01-15 10:28

低功耗技术（一）动态功耗与静态功耗

switchingpower和负载电容、电压、0到1变化事件的发生次数、时钟频率有关；switchingpower和数据无关，也就是传输的数据不会影响翻转功耗，但是数据的翻转率
sunvally·2024-01-15 09:45

525基于51单片机的数码管时钟系统[Proteus仿真]

基于51单片机的数码管时钟系统[proteus仿真]时钟系统这个题目算是课程设计和毕业设计中常见的题目了，本期是一个基于51单片机的数码管时钟系统需要的源文件和程序的小伙伴可以关注公众号【阿目分享嵌入式
Amu-Feoss·2024-01-15 08:39

江科大STM32 下

I2CSPI协议10.1SPI简介W25Q64简介10.3SPI软件读写W25Q6410.4SPI硬件读写W25Q64BKP、RTC11.0Unix时间戳11.1读写备份寄存器BKP11.2RTC实时时钟十二
行稳方能走远·2024-01-15 06:35

e2studio开发三轴加速度计LIS2DW12(4)----测量倾斜度

LIS2DW12.4--测量倾斜度概述视频教学样品申请源码下载计算倾斜角度工作原理单轴倾斜检测双轴倾斜检测三轴倾斜检测通信模式管脚定义IIC通信模式速率新建工程工程模板保存工程路径芯片配置工程模板选择时钟设置
记帖·2024-01-15 06:03

FPGA概述

文章目录1.什么是FPGA2.学习FPGA有什么用3.学习FPGA需要何种先决条件1.什么是FPGA这个问题太low了，身处数字时代，从事电子信息行业，居然不知道FPGA？岂非笑谈？
中年阿甘·2024-01-15 05:28
上一页 28 29 30 31 32 33 34 35 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他