FPGA时钟

【NI国产替代】USB‑7846 Kintex-7 160T FPGA，500 kS/s多功能可重配置I/O设备

Kintex-7160TFPGA，500kS/s多功能可重配置I/O设备USB‑7846具有用户可编程FPGA，可用于高性能板载处理和对I/O信号进行直接控制，以确保系统定时和同步的完全灵活性。
深圳信迈科技DSP+ARM+FPGA·2024-01-15 02:32

定时器、倒计时和定时器制作时钟

定时器作用1、制作动画2、异步操作3、函数缓冲与节流定时器：setTimeout只执行一次的定时器clearTimeout关闭只执行一次的定时器setInterval反复执行的定时器clearInterval关闭反复执行的定时器语法vartime1=setTimeout(myalert,2000);vartime2=setInterval(myalert,2000);/*clearTimeout(
就是这么帅_567e·2024-01-15 00:43

让Windows上vscode的C语言scanf函数可以读取中文字符

windows的默认字符集保存为GBK不要修改区域设置–时钟和区域–区域–管理–更系统区域设置–（不要勾选）使用UTF-8。
wangwei830·2024-01-14 22:56

具于xilinx FPGA的可动态配置DDS频率控制字的DDS IP核使用例程详解

目录1概述2IPexamples功能3IP使用例程4注意事项5DDSIPExamples下载位置1概述本文用于讲解xilinxIP的ddsipexamples（动态配置频率）的功能说明，方便使用者快速上手。2IPexamples功能本examples是月隐编写的针对DDS的使用demo，实现通过vio控制频率控制字来调整DDS的输出频率，为大家演示一个可动态配置DDS频率的例程。例程的平台：1）硬
风中月隐·2024-01-14 22:48

两阶段提交与三阶段提交（转）

分布式基础知识分布式的特点：分布性、对等性、并发性、缺乏全局时钟、故障总会发生分布式环境下的各种问题：通讯异常、网络分区、成功失败超时三态、节点故障事务一致性数据库事务包含：原子性（Atomicity）
胖虎大哥·2024-01-14 21:42

数字电路基础

数字电路分组合与时序逻辑电路二大类，时钟输入信号分并行与串行系统，数字芯片系统触发时钟脉冲信号是串行序列、分上升沿与下降沿触发脉冲信号数字逻辑设计，含有触发器的电路为时序逻辑电路，数位发生变化有建立与保持时间周期设计问题
道恒动·2024-01-14 20:06

五种嵌入式经典通信总线协议

这样可以在一个时钟周期内传输多个比特，提高传输速率。并行通信常用于短距离高速数据传输，如内部计算机总线、内存之间的数据传输等。串行通信：串行通信是指使用单条线路逐个比特顺序传输数据。
左手的月光·2024-01-14 19:33

基于STM32F103C8T6单片机的1秒定时器设计与应用

首先介绍了STM32F103C8T6单片机的特性及其定时器资源，然后详细阐述了基于TIMx（如TIM4或TIM6）定时器进行1秒定时的设计原理和步骤，包括时钟源选择、预分频系数设置、自动重载值
科创工作室li·2024-01-14 19:28

【Canvas 03】 Canvas时钟效果

在前一篇文章中，我已经写了canvas如何制作一个百行代码Canvas酷炫倒计时下面由此衍生出canvas动画时钟效果代码下载：Github视频地址：慕课·canvas小球倒计时时钟效果functiongetCurShowTimeSecond
可爱多小姐·2024-01-14 19:05

SDRAM小项目——SDRAM初始化配置

文档信息：根据文档说明，SDRAM在使用之前必须先进行初始化初始化之前要进行100us的延迟，在100us内除了INHIBIT和NOP命令，其他命令都不可以执行，时序图如下：CLK为系统时钟，根据时序图
小天才dhsb·2024-01-14 18:16

STM32单片机实现简单的声音和光的采样

配置使能ADC时钟的配置不能太高，这里设置为12，配置完成之后CTRL+s生成代码添加实现代码在adc.c文件中添加下面的代码（建议自己手动打一遍）enum{ADCCHN_LUX,ADCCHN_NOISY
一名小初学者·2024-01-14 18:23

高级分布式系统-第7讲 分布式系统的时钟同步

顺序的分类在分布式系统中，顺序关系主要分为以下三类：时间顺序：事件在时间轴上发生的先后关系。无限时刻集组成有向时间轴，时间顺序是通过时刻的顺序体现的。因果顺序：如果事件e1是事件e2发生的原因，那么e1的微小变化（一个标记）就会引起e2的微小变化，但e2的微小变化不一定与e1的微小变化有关，则称e1和e2存在因果顺序。传递顺序：由协议约定的一种弱顺序关系。传递顺序不一定与时间发生的时序有关，也不一
十有久诚·2024-01-14 17:52

MCS-51单片机的串行口及应用

1.1常见的串行口通信接口及应用1.2串行通信的分类（1）同步传输和异步传输（按数据传输的方式）a)同步传输：以数据块为单位进行传送，包括同步字符、数据块和校验字符CRC优点：传输速度快缺点：要求发送时钟与接收时钟必须保持严格同步
Why not?358·2024-01-14 16:23

FPGA_ZYNQ_XADC

提示：文章写完后，目录可以自动生成，如何生成可参考右边的帮助文档文章目录前言一、ADC介绍二、使用步骤1.搭建FPGABD工程1.1新建工程1.2搭建FPGABD工程1.3生成bit文件导入硬件加载SDK2
小白520号·2024-01-14 15:04

FPGA---新手常见问题(FPGA_Vivado_Error)

1，如何快速找到开发板的各个功能管脚？1）查看用户手册2）网站查找开发板引脚信息表（主板引脚信息）3）相关论坛帖子2，生成bit文件不成功怎么办，问题原因和解决方法，以及例外解决方法？【错误现象】[DRCNSTD-1]UnspecifiedI/OStandard:4outof4logicalportsuseI/Ostandard(IOSTANDARD)value'DEFAULT',insteado
伊宇韵·2024-01-14 15:04

【FPGA】Xilinx_ZYNQ7Z020——6. PS定时器中断

文章目录6.PS定时器中断工程创建SDK下载调试6.PS定时器中断工程创建复制之前的ps_hello工程在弹出的对话框中填写新的工程名“ps_timer”，选择创建工程子目录PS里的定时器，因为不需要管脚输出，就不用配置管脚SDK运行SDK&
xyz_·2024-01-14 15:04

ZYNQ PS端MIO的使用——FPGA Vitis篇

文章目录1.前言2.MIO介绍3.Vivado工程编写4.Vitis工程编写5.实验小结A.附录B.工程源码下载1.前言本实验介绍如何使用ZYNQ芯片PS端的MIO。MIO是ZYNQ芯片PS端的基础外设IO，可以连接诸如SPI，I2C，UART，GPIO等，通过Vivado软件设置，软件可以将信号通过MIO导出，同样也可以将信号通过EMIO（后续试验会介绍EMIO）连接到PL端的引脚上。MIO共有
BIGMAC_1017·2024-01-14 15:34

Verilog 基础语法合集

内部寄存器声明：reg信号名;连接声明：assign信号名=表达式;注释：//注释内容多行注释：/*注释内容*/位宽指定：[位宽-1:0]信号名;立即赋值：信号名=值;常量定义：parameter常量名=值;时钟信号
伊宇韵·2024-01-14 15:34

Xilinx_ZYNQ7020_自定义IP开发文档

建议将图片保存下来直接上传(img-2FaM6NWy-1582858270651)(media/aab71e0ee5f6d827823f26628900ce6d.png)]ZYNQ芯片的PL部分也就是FPGA
weixin_43354598·2024-01-14 15:04

Xilinx ZYNQ简介

ZYNQ是赛灵思公司（Xilinx）推出的新一代全可编程片上系统（APSoC），它将处理器的软件可编程性与FPGA的硬件可编程性进行完美整合，以提供无与伦比的系统性能、灵活性与可扩展性。
耐心的小黑·2024-01-14 15:33

ALINX_ZYNQ_MPSoC开发平台FPGA教程：PL的点灯实验

前言目标：每秒翻转一次LED我会在前言中记录自己通过本实验学到的东西ZYNQ-7000的PL部分使用的时钟是200M的差分时钟，通过有源晶振提供（有源：一上电就产生时钟信号），而PS部分使用的也是有源时钟
崽崽今天要早睡·2024-01-14 15:02

ZYNQ学习笔记（三）---Xilinx软件工具介绍与FPGA开发流程

由于我之前也没有接触过这类芯片，对FPGA以及VerilogHDL语言也只有一些粗浅的了解，我也是摸着石头过河，慢慢来。
Zhou1f_SUDA·2024-01-14 15:32

FPGA系统性学习笔记连载_Day4 Xilinx ZYNQ7000系列 PS、PL、AXI 、启动流程基本概念篇

四、ZYNQ芯片内部用硬件实现了AXI总线协议，包括9个物理接口，分别为AXI-GP0~AXIGP3，AXI-HP0~AXI-HP3，AXI-ACP接口。1、AXI_ACP接口，是ARM多核架构下定义的一种接口，中文翻译为加速器一致性端口，用来管理DMA之类的不带缓存的AXI外设，PS端是Slave接口。2、AXI_HP接口，是高性能/带宽的AXI3.0标准的接口，总共有四个，PL模块作为主设备连
ONEFPGA·2024-01-14 15:01

FPGA_ZYNQ （PS端）开发流程（Xilinx软件工具介绍）

【前言】1.1XilinxZynqSoC系列针对不同的应用领域，Xilinx公司设计开发了各种逻辑资源规模和集成各种外设功能的ZynqSOC器件，包括专为成本优化的Zynq-7000平台，面向高性能实时计算应用领域的ZynqUltraScale+MPSoC，面向射频通信的ZynqUltraScale+RFSoC，以及具备高度可扩展特性的自适应加速平台ACAP。具体相关知识大家可以下去查询。1.2X
伊宇韵·2024-01-14 15:59

12.1SPI驱动框架

SlaveInput，SPI主控用来发出数据，SPI从设备用来接收数据DI(MISO)：MasterInput,SlaveOutput，SPI主控用来发出数据，SPI从设备用来接收数据SCK：SerialClock，时钟
lf282481431·2024-01-14 14:56

lmk04821

一、LMK04821功能介绍LMK0482X系列是德州仪器推出的高性能时钟调节芯片系列，该芯片目前有三种，分别为LMK04821、LMK04826以及LMK04828，该系列芯片都支持最新的JESD204B
朝阳群众&热心市民·2024-01-14 12:19

面向前端设计的DFT基础介绍（一）——MBIST存储器内建自测试

DFTmode的时钟树如何
飞奔的大虎·2024-01-14 12:10

FPGA的MARK_DEBUG调试之波形抓取

一、描述在工作时发现FPGA向ARM传输的数据有问题，因此想抓取一下FPGA的波形。作为传统方式使用示波器抓取过于麻烦，因此使用VIVADO自带的DEBUG功能抓取输出的数据波形。
追逐者-桥·2024-01-14 11:29

FPGA边沿检测

注：rise,down应为单脉冲信号，在相应边沿出现时的下一个时钟为高，之后恢复到0，一直到再一次出现相应的边沿。
我来挖坑啦·2024-01-14 11:33

楼栋长王泽

1.铁板运输大门开深秋的夜，酷热仍旧不散，墙上的风扇呼呼地来回转动，此刻，时钟已疲惫地指向凌晨两点半，王泽端起桌上的茶，喝了一小口，苦涩，
捡些时光·2024-01-14 10:29

为什么你的番茄工作法没有效？

原因1:没有规律作息的习惯，忽然跟着时钟规律，有种压迫感。原因2:没有把工作拆分成明确的小目标，以致无法判断是否已完成任务。
溪石iOS·2024-01-14 10:35

2016-12素语集

我们生下来，脑袋就是一个开始计时的时钟，顶着这只个人的生命时钟，我们开始了成长，学习，生活，工作，流浪，我们的人生旅途见到有的时钟走了一半，有的快要走到尽头，有的倒在夜色的水沟边，时钟的内脏已全然翻出。
楼台花舍·2024-01-14 10:52

【MCAL】MCU模块详解

目录前言正文1.MCU模块介绍2.MCU依赖的模块3.MCU模块提供服务3.1时钟的初始化3.2MCU模式的配置3.3MCU软件复位功能3.4RAM的初始化4.MCU重要数据类型4.1Mcu_ResetType4.2Mcu_ModeType5
汽车电子嵌入式·2024-01-14 09:18

《麦小麦的时间管理课》|三个小妙招，轻松培养时间感 打卡Day2

今天分享麦老师提到的三个小妙招，轻松培养时间感：1.在身边尽可能多放时钟；2.把一天划分成若干个时间快，确定每块时间的主题和用途；3.记时间日记，记录自己花费在每件事上的时间。
ElingHo期待的美好日常·2024-01-14 09:58

Android 13.0 SystemUI下拉状态栏定制二 锁屏页面横竖屏时钟都居中功能实现一

1.前言在13.0的系统rom定制化开发中，在关于systemui的锁屏页面功能定制中，由于在平板横屏锁屏功能中，时钟显示的很大，并且是在左旁边居中显示的，由于需要和竖屏显示一样，所以就需要用到小时钟显示
安卓兼职framework应用工程师·2024-01-14 07:33

FPGA设计时序约束十六、虚拟时钟Virtual Clock

目录一、序言二、VirtualClock2.1设置界面三、工程示例3.1工程设计3.2工程代码3.3时序报告3.4答疑四、参考资料一、序言在时序约束中，存在一个特殊的时序约束，虚拟时钟VirtualClock
知识充实人生·2024-01-14 06:43

【LabVIEW FPGA 编程入门】使用FPGA IO进行编程

1.在项目中新建一个VI，命名为FPGAIOTest。2.可以直接将项目中的FPGAIO拖入程序框图中。
東方神山·2024-01-14 06:42

【LabVIEW FPGA入门】没有CompactRIO时进行编程测试

1.新建一个空白项目。2.新建cRIO终端。要添加仿真的远程实时目标，请选择项目名称，右击并选择新建>>目标和设备(TargetsandDevices)。3.新建终端和设备，选一个cRIO型号接下来，当添加目标和设备窗口出现时，请选择新建目标或设备(NewtargetorDevice)，你所能仿真创建的设备清单会显示出来。选择需要的目标类型并点击确定(ok)。新建的目标就应在已命名的项目浏览窗口中
東方神山·2024-01-14 06:42

【LabVIEW FPGA入门】使用LabVIEW FPGA进行编程并进行编译

在本文中会进行一个简单的FPGA编程演示，这通常可以验证编译工具链是否正常使用。
東方神山·2024-01-14 06:41

【XILINX】Vivado - 严重警告：[Vivado 12-1411] Cannot set LOC property of ports, The pin ~ 无法设置端口的 LOC 属性

项目场景：尝试在VCU108板上实现MicroBlaze系统，但我在时钟系统方面遇到了问题。问题描述我已将时钟向导设置为在单端运行模式输入时钟中具有自定义板接口。
神仙约架·2024-01-14 06:11

【INTEL（ALTERA）】使用Intel Agilex7 F-Tile PMA/FEC Direct PHY IP时钟域会出现时序违规行为？

说明由于英特尔®Quartus®PrimeProEdition软件22.4及更早版本中的IntelAgilex®7设备F-TilePMA/FECDirectPHY多速率英特尔®FPGAIP存在问题，您可能会在以下时钟传输上看到时序违规
神仙约架·2024-01-14 06:41

FPGA之初探

FPGA的构成基本逻辑单元CLBCLB是FPGA的基本逻辑单元，一个CLB包括了2个Slices，所以知道Slices的数量就可以知道FPGA的“大概”逻辑资源容量了。
行者..................·2024-01-14 06:08

超越GPU：TPU能成为接班人吗？

在我们开始深入探讨TPU之前，先了解一下两个重要的芯片技术，FPGA和ASIC。
萤火架构·2024-01-14 06:07

【学习】FPGA verilog 编程使用vscode，资源占用多 卡顿 卡死 内存占用多解决方案

问题描述FPGAverilog编程使用vscode，资源占用多卡顿卡死内存占用多解决方案。32G内存，动不动就暂用50%！！
神仙约架·2024-01-14 06:06

ZYNQ开发（七）Linux开发之Petaliunx的设计流程（SD卡启动）

微信公众号上线，搜索公众号小灰灰的FPGA,关注可获取相关源码，定期更新有关FPGA的项目以及开源项目源码，包括但不限于各类检测芯片驱动、低速接口驱动、高速接口驱动、数据信号处理、图像处理以及AXI总线等
小灰灰的FPGA·2024-01-14 06:55

优美的语段

记不清有多少个夜晚，在我翻阅纸张的指间滑落；记不清有多少支蜡烛，在我的凝视中化为灰烬，逝者如斯，我时时刻刻会听见自己对生命承诺的余音，感到岁月的流转在渐渐稀释我的年少无知，我愿自己是一只上足了发条的时钟
徽州金勇·2024-01-14 06:00

STM32学习：STM32时钟系统

一、时钟树介绍三种不同的时钟源可被用来驱动系统时钟(SYSCLK)：HSI振荡器时钟HSE振荡器时钟PLL时钟这些设备有以下两种二级时钟源：40kHz低速内部RC，可以用于驱动独立看门狗和通过程序选择驱动
虞锦雯·2024-01-14 05:06

装机秘籍：Windows10与deepin v20双系统装机（电脑小白也能看哦！！）

零.双系统对电脑硬件的要求1.Windows10最低安装需求：CPU时钟频率：1GHz以上，支
达娃里氏·2024-01-14 05:08

为什么建议你想不开时逛菜市场

睡醒后她以为天亮了，但家里没有时钟，无法确认时间，她生怕错过早上人们买菜的高峰期，就赶紧从郊区往县城里赶着去卖毛
左道凡·2024-01-14 05:26

基于ZU19EG的100G-UDP解决方案

环境配置FPGA硬件：519-ZU19EG的4路100G光纤PCIe加上计算卡电脑：国产国鑫主板（双PCU）：GooxiG2DA-BCPU:[email protected]内存：64GB操作系统
hexiaoyan827·2024-01-14 03:31
上一页 29 30 31 32 33 34 35 36 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他