E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
FPGA自学之路
v3学院
FPGA
/IC设计笔试面试题解析
前言内容来源：https://www.bilibili.com/video/BV1zv411J7hiday11.选C2.选ATPLH是低变高，TPHL是高变低；震荡周期就是：从起始点开始算，又震荡到起始点。两个反相器，相当于没变；5个0.2nsday21.
杰之行
·
2023-10-13 03:56
ic秋招记录·
ic笔试
FPGA
/数字IC实用笔试面试刷题汇总
波形对比比较好用，全部是Verilog编程，适合初学者锻炼代码编程能力（题目全是英文版的）；https://hdlbits.01xz.net/wiki/Main_Page（2）牛客刷题：Verilog刷题，加上
FPGA
DengFengLai123
·
2023-10-13 03:54
2023届秋招
fpga
芯片
面试
数字IC
FPGA
数字IC的Verilog刷题解析基础版03——奇偶校验（奇偶检测）
1.题目用verilog实现对输入的32位数据进行奇偶校验，根据sel输出校验结果（sel=1输出奇校验，sel=0输出偶校验）。`timescale1ns/1nsmoduleodd_sel(input[31:0]bus,inputsel,outputcheck);//*************code***********// //*************code***********//en
DengFengLai123
·
2023-10-13 03:54
2023届秋招
Verilog
fpga开发
芯片
面试
笔试面试
verilog
FPGA
/数字IC秋招笔试面试005——CDC跨时钟域处理（2022届）【多bit】【异步FIFO】【握手】
多bit跨时钟域（大疆2020数字芯片）下列关于多bit数据跨时钟域的处理思路，错误的有（）A.发送方给出数据，接收方用本地时钟同步两拍再使用；B.发送方把数据写到异步fifo，接收方从异步fifo里读出；C.对于连续变化的信号，发送方转为格雷码发送，接收方收到后再转为二进制；D.发送方给出数据，发送方给出握手请求，接收方收到后回复，发送方撤销数据。答案：A解析：多bit跨时钟域不能简单使用打两拍
DengFengLai123
·
2023-10-13 03:53
2023届秋招
芯片
fpga
面试
verilog
fpga/cpld
2020年vivo数字IC设计/芯片设计笔试题解析（1）
PDF版可在【
FPGA
探索者】公众号回复【vivo笔试1】获取。
DengFengLai123
·
2023-10-13 03:53
2023届秋招
芯片
fpga
笔试面试
fpga/cpld
面试
FPGA
/数字IC秋招笔试面试003——FSM有限状态机、三段式状态机（2022届）
状态机的编码风格包括一段式、两段式和三段式，下列描述正确的是（）A、一段式寄存器输出，易产生毛刺，不利于时序约束；B、二段式组合逻辑输出，不产生毛刺，有利于时序约束；C、三段式寄存器输出，不产生毛刺，有利于时序约束；D、所有描述风格都是寄存器输出，易产生毛刺，有利于时序约束。答案：C解析：（1）一段式：一个always块，既描述状态转移，又描述状态的输入输出，当前状态用寄存器输出；（2）二段式：两
DengFengLai123
·
2023-10-13 03:23
2023届秋招
fpga
fpga/cpld
面试
状态机
触发器
FPGA
/数字IC秋招笔试面试004——FSM有限状态机（Moore 型、Mealy 型）（2022届）
（单选）实现同一功能的Mealy型同步时序电路比Moore型同步时序电路所需要的______。A.状态数目更多B.状态数目更少C.触发器更多D.触发器更少答案：B解析：（1）Mealy型：输出信号不仅取决于当前状态，还取决于输入；（2）Moore型：输出信号只取决于当前状态；Mealy型比Moore型输出超前一个时钟周期，Moore型比Mealy多一个状态。实现相同的功能时:Mealy型比Moor
DengFengLai123
·
2023-10-13 03:23
2023届秋招
状态机
面试
fpga
fpga/cpld
芯片
数字IC/
FPGA
面试题目合集解析（一）
数字IC/
FPGA
面试题目合集解析（一）题目概述题目1，计算题2，计算题3，选择题答案与解析1，计算题2，计算题3，选择题题目概述1，计算题：计算该触发器等效的建立保持时间（西安某Fabless面试笔试题
ty_xiumud
·
2023-10-13 03:52
fpga开发
面试
职场和发展
简易DDS信号发生器记录
简易DDS信号发生器学习资料：野火升腾Pro《
FPGA
Verilog开发实战指南——基于XilinxArtix7》2021.11.161.理论知识DDS是直接数字式频率合成器（DirectDigitalSynthesizer
yan__sha
·
2023-10-12 22:17
FPGA学习笔记
fpga开发
高性能计算、并行计算面试题库（含答案）二
A.多核CPUB.GPUC.
FPGA
D.所有上述选项答案：D2、在多核处理器中，"core"是指：A.内存单元B.处理器单元C.存储单元D.输入/输出单元答案：B3、对称多处理器（SMP）系统的特点是什么
连涨
·
2023-10-12 21:05
超算/高性能计算
java
开发语言
Unity自学多长时间才能参加工作
所以大部分学习者只能另辟蹊径，走上
自学之路
。Unity的学习分为两大部分，其一学习Unit
码上
·
2023-10-12 21:08
一文读懂嵌入式
FPGA
，改变芯片设计方式岂是闹着玩的
有了嵌入式
FPGA
，这个问题便解决了。芯片设计人员在开展项目时，会知道他们在项目期间拥有随时更改RTL的灵活性，这是前所未有的。因为嵌入式
FPGA
是一种新技术，在开始介绍之前，我们要将其与已经存在了
Hack电子
·
2023-10-12 18:05
嵌入式
java
python
人工智能
编程语言
【【萌新的SOC学习之SD卡读写TXT文本实验】】
萌新的SOC学习之SD卡读写TXT文本实验SD卡SecureDigitalCardSD卡的引脚定义我们会用的数据脚就这几个对于我们
FPGA
其实更会倾向于选择SPI的功能而TF卡相对于SD卡的区别在于SD
ZxsLoves
·
2023-10-12 18:04
SOC学习
学习
fpga开发
几种嵌入式可编程芯片的简介
这里写目录标题1MCU1.1定义1.2历史发展1.3分类1.4MCU几种常见类型2MPU2.1定义2.2MCU和MPU区别3DSP3.1含义3.2功能特点4
FPGA
4.1定义4.2特点5CPLD5.1定义
驽马同学
·
2023-10-12 18:33
单片机&C语言
单片机
超低延时 TCP/UDP IP核
实现以太网协议集当中的ARP、ICMP、UDP以及TCP协议一、概述TCP_IP核是公司自主开发的使用
FPGA
逻辑搭建的用于10G以太网通信IP。
hexiaoyan827
·
2023-10-12 18:25
TCP/UDP
IP核
TCP网络传输
市场行情数据处理
极速柜台交易系统
数据中心网络
基于
FPGA
的目标颜色识别追踪三——FIFO（同/异步FIFO）、DDR3
FIFO在数据处理过程中是十分重要的。同步FIFO比较简单，面试过程中手撕代码可能会用到。modulesFIFO#(parameterDATA_WIDTH=8,ADDR_WIDTH=4)(inputclk,inputreset_p,inputwr_en,input[DATA_WIDTH-1:0]wr_data,inputrd_en,outputreg[DATA_WIDTH-1:0]rd_data,
wu小学生
·
2023-10-12 13:11
FPGA
fpga
verilog
数字IC笔面常考，跨时钟域神器。——异步FIFO（简介及手撕代码）
异步FIFO写在前面的话异步FIFO相关知识点FIFO简介FIFO结构应用场景（来源小梅哥《
FPGA
系统设计与验证实战指南》章节4.4）相关参数异步FIFO内部组成异步FIFO的Verilog代码（强烈建议手敲
IC_Brother
·
2023-10-12 13:28
数字IC设计
fpga开发
Verilog功能模块——异步FIFO
前言FIFO的功能FIFO在
FPGA
中应用很多，它主要有以下功能：数据缓存，很多时候数据发送速度和数据接收速度并不实时匹配，而在其中插入一个FIFO，来临时存储数据，就能平衡发送和接收速度组合与分解数据
徐晓康的博客
·
2023-10-12 13:24
Verilog
Verilog
功能模块
异步FIFO
同步FIFO
格雷码
RK3588+
FPGA
+Cameralink高速相机解决方案
1.视频接入，其中可见使用LVDS，红外使用cameralink2.H264低倍率压缩编码本地存储3.H264压缩使用同步422接口或者网口UDP协议输出实时码流4.使用串口进行通讯，进行类似于可见、红外或者激光器或者地面控制软件等之间的通讯5.使用网络连接基于UDP协议的通讯控制6.集成相关光电载荷常用算法a.目标定位、目标测速测向b.目标跟踪c.动目标检测d.电子稳像e.目标检测f......
深圳信迈科技DSP+ARM+FPGA
·
2023-10-12 12:02
RK3588
瑞芯微
机器视觉
fpga开发
RK3588
图像处理
基于Kintex-7
FPGA
的CameraLink视频开发案例｜Kintex-7/ZYNQ，支持Base与Full模式
前言CameraLink协议CameraLink协议是一种专门针对机器视觉应用领域的串行通信协议，它使用低压差分信号(LVDS)进行数据的传输和通信。CameraLink标准是在ChannelLink标准的基础上多加了6对差分信号线，其中4对用于并行传输相机控制信号，另外2对用于相机和图像采集卡之间的串行通信(本质就是UART的两根线)。CameraLink标准的视频传输模式分为三种：Base模式
Tronlong创龙
·
2023-10-12 12:00
Xilinx
Kintex-7
Xilinx
Zynq-7000
CameraLink视频案例
FPGA
Kintex-7/ZYNQ
创龙科技
CAMERALINK通信应用
在此提前说明下，CAMERALINK传输过程中皆为差分通信，可以直接连接至
FPGA
，也可以通过芯片转换为单端再连接
FPGA
。Cameralink接口说明：具体详细说明CC1：外
Eidolon_li
·
2023-10-12 12:26
CAMERALINK编解码
fpga开发
FPGA
面试题（3）
一.
FPGA
和CPLD区别
FPGA
：现场可编程门阵列CPLD：复杂可编程逻辑器件二.多位异步信号如何同步单比特异步信号慢时钟域->快时钟域：同步打拍快时钟域->慢时钟域：先拓展位宽再同步打拍多比特异步信号
Álegg xy.
·
2023-10-12 11:08
FPGA面试题
fpga开发
FPGA
面试题（4）（跨时钟域处理）
跨时钟域处理方法慢->快快->慢单bit在快时钟域同步打拍，将信号同步到快时钟域展宽后同步打拍多bit异步FIFO异步FIFO+握手信号一.打两拍适用于单bit跨时钟域处理所谓的打两拍就是定义两级寄存器实现延时那为什么是打两拍，不是打一拍，打三拍？打拍的作用：第一拍是异步信号转同步信号，第二拍及以后是防止亚稳态传递。理论来说，打两拍也不是完全消除亚稳态，只是降低了亚稳态出现的概率。触发器进入亚稳态
Álegg xy.
·
2023-10-12 11:08
FPGA面试题
fpga开发
FPGA
面试题（5）
一.
FPGA
可以综合实现为RAM/ROM/CAM的三种资源及注意事项三种资源：BLOCKRAM，触发器（FF），查找表（LUT）注意事项：1.生成RAM，首选BLOCKRAM。
Álegg xy.
·
2023-10-12 11:08
FPGA面试题
fpga开发
【PCIE720】基于PCIe总线架构的高性能计算（HPC）硬件加速卡
PCIE720是一款基于PCIExpress总线架构的高性能计算（HPC）硬件加速卡，板卡采用Xilinx的高性能28nm7系列
FPGA
作为运算节点，在资源、接口以及时钟的优化，为高性能计算提供卓越的硬件加速性能
北京青翼科技
·
2023-10-12 11:02
图像处理
arm开发
fpga开发
FPGA
project ： flash_erasure
SPI是什么：SPI（SerialPeripheralInterface，串行外围设备接口）通讯协议，是Motorola公司提出的一种同步串行接口技术，是一种高速、全双工、同步通信总线，在芯片中只占用四根管脚用来控制及数据传输。应用：EEPROM、Flash、RTC、ADC、DSP等。优缺点：全双工通信，通讯方式较为简单，相对数据传输速率较快；没有应答机制确认数据是否接收，在数据可靠性上有一定缺陷
warrior_L_2023
·
2023-10-12 11:30
野火征途pro
fpga开发
FPGA
学习笔记（九）SPI学习总结及stm32的HAL库下SPI配置
系列文章目录一、
FPGA
学习笔记（一）入门背景、软件及时钟约束二、
FPGA
学习笔记（二）Verilog语法初步学习(语法篇1)三、
FPGA
学习笔记（三）流水灯入门
FPGA
设计流程四、
FPGA
学习笔记（四
贾saisai
·
2023-10-12 06:12
FPGA学习
fpga开发
学习
stm32
zynq-7000嵌入式linux移植教程,Xilinx zynq-7000系列
FPGA
移植Linux操作系统详细教程
Xilinxzynq-7000系列
FPGA
移植Linux操作系统详细教程一：前言最近手上压了一块米联客的Miz7035，一块xilinxzynq-7000系列的开发板，想着正好学习一下linux在ARM9
Stella Ding
·
2023-10-12 03:13
基于
FPGA
和STM32的雷尼绍光栅尺读数头正交编码器数据解析
3.
FPGA
采集板（A，B两相信号）。代码//正交编码器，雷尼绍正交光栅编码器接口。
你熊哥
·
2023-10-12 03:57
电机
步进电机细分
FPGA
接口
C# Onnx G
FPGA
N GPEN-BFR 人像修复
效果项目代码usingMicrosoft.ML.OnnxRuntime;usingMicrosoft.ML.OnnxRuntime.Tensors;usingOpenCvSharp;usingSystem;usingSystem.Collections.Generic;usingSystem.Drawing;usingSystem.Windows.Forms;namespace图像修复{publi
天天代码码天天
·
2023-10-11 23:44
AI
C#
Onnx
C#
人像修复
C#
图像修复
【SoC
FPGA
】外设PIO按键点灯
编译黄金工程三、生成相应的文件，转移至sd卡内一、dtb设备树文件二、rbf文件三、替换sd卡内的dtb和rbf文件四、生成hps_0.h三、C语言实现一、创建并配置工程二、C语言实现按键点灯四、连接SoC
FPGA
EPCCcc
·
2023-10-11 17:09
SoC
FPGA
fpga
soc
soc
FPGA
（一）
基于小梅哥AlteraSOC
FPGA
视频课程，基于CycloneVSOC
FPGA
：https://www.bilibili.com/video/BV1dE411i7gN?
tatakae
·
2023-10-11 17:35
SOC
FPGA
fpga开发
Cyclone V SoC
FPGA
学习之路第一章：综述
CycloneVSoC
FPGA
学习之路第一章：总体了解关键词：adaptivelogicmodules–ALM自适应逻辑模块logicarrayblock--LAB逻辑阵列块memoryLAB--MLAB
小宋打工日记
·
2023-10-11 17:33
SOC-FPGA探索学习
fpga
soc
verilog
arm
HPS SoC和
FPGA
联合使用例程
本教程演示了如何使用HPS/ARM与
FPGA
进行通信。我们将为DE10标准开发板介绍如何根据官方的DE10_Standard_GHRD工程开发出自己的My_GRHD工程。
吃瓜。
·
2023-10-11 17:02
FPGA
fpga
嵌入式
SocKit系列—— #
FPGA
、SOC相关概念
FPGA
相关概念
FPGA
与CPLD的区别：正点原子开拓者P32
FPGA
基于SRAM编程（任意次数），CPLD基于EEPROM或FLASH存储器编程CPLD主体结构是与或阵列，
FPGA
是查找表+寄存器。
一只活蹦乱跳的大鲤鱼
·
2023-10-11 17:31
SocKit
fpga开发
SOC
DE1-SoC软件实验（三）—— HPS控制
FPGA
端的LED，实现流水灯的效果
文章目录实验目的实验内容知识需求实现的原理hps_0.h头文件的理解C程序编写下载sof文件到开发板启动DE1-SoC中的Linux系统执行例程实验目的本实验是为学习HPS（ARM）如何和
FPGA
进行交互
Fighting_XH
·
2023-10-11 17:30
DE1-SoC
fpga开发
由SoC到SOPC、SoC
FPGA
，异同优缺点的介绍及常见应用场景
由SoC到SOPC、SoC
FPGA
，异同优缺点的介绍及常见应用场景目录由SoC到SOPC、SoC
FPGA
，异同优缺点的介绍及常见应用场景说一说一、关于SoC二、关于SOPC1.概念2.优缺点三、关于SoC
FPGA
Fighting_XH
·
2023-10-11 17:00
DE1-SoC
fpga开发
soc
嵌入式
DE1-SoC笔记（二）—SoC
FPGA
开发设计流程总结（de1教程2.1节）
文章目录1、所需要的软件1.1硬件设计部分1.2软件设计部分1.3putty2、各软件的作用3、SoC
FPGA
设计流程3.1、用Qsys构建Hardware系统3.2、生成Preloader和DeviceTree3.3
Fighting_XH
·
2023-10-11 17:00
DE1-SoC
soc
fpga开发
【SoC
FPGA
】HPS启动过程
SoCHPS启动流程BootROMPreloaderBootLoaderHPS的启动是一个多阶段的过程，每一个阶段都会完成对应的工作并且将下一个阶段的执行代码引导起来。每个阶段均负责加载下一个阶段。第一个软件阶段是引导ROM，引导ROM代码查找并且执行称为预加载器的第2个阶段软件。预加载器如果找到下一个阶段软件，那么对其执行。预加载器和接下来的引导阶段(如果存在)统称为用户软件。用户软件位于HPS
白码王子小张
·
2023-10-11 17:29
SoC
FPGA
fpga开发
SoC
FPGA
---UDP通信求助
项目场景：使用UDP进行回环，网络调试助手，发送数据通过UDP接收模块接收，解析出数据，给到UDP发送模块，传回上位机。问题描述UDP接收模块中，接收到的CRC校验值与自己计算CRC校验值进行判断，相符后将数据解析给发送端，否则回到空闲状态。当加上CRC校验判断后，回环会有无法接收现象。去掉CRC判断，数据回环无误。（1）现确定crc计算模块无误，crc_result为接收上位机的值，crc_su
C.V-Pupil
·
2023-10-11 17:41
fpga开发
udp
千兆以太网传输层 UDP 协议原理与
FPGA
实现（UDP回环）
文章目录前言心得体会一、UDPGMII回环测试工程介绍二、UDPGMII回环测试工程顶层设计三、UDPGMII回环测试工程仿真设计四、UDPGMII回环测试工程仿真波形五、UDPGMII回环测试工程上板演示前言经过前面章节的理论讲解和模块设计，相信大家已经对以太网传输以及如何实现以太网通信有了一定的了解。为了验证前面章节的内容，我们将进行以太网回环案例。通过判断回环数据是否一致，对前面章节内容和设
C.V-Pupil
·
2023-10-11 17:38
FPGA代码分享
fpga开发
udp
单片机
从入门到放弃-我的
自学之路
看了微信上一个叫薛衡的网友的近况，颇有感触。相识于得到的财富与自由之路，是一个有想法有行动力的小伙子，同样是参加得到的课程，他就坚持了把每天的内容做了思维导图，思维导图这个工具我三年前就会了其实。后来受他的影响，在后来参加一些培训课程时都会做一个Xmind思维导图，但都没能做的很好，经常为了赶进度或者完成阅读和学习进度而放弃做笔记。他的坚持还是有一定的收获的，他获得了得到课程里《前哨~王煜全》王煜
Parker盘继松
·
2023-10-11 15:49
【TES720D】基于复旦微的FMQL20S400全国产化ARM核心模块
该款核心板的主芯片兼容XILINX的ZYNQ7010或ZYNQ7020系列
FPGA
。核心板上布了DDR3SDRAM、EMMC、
北京青翼科技
·
2023-10-11 13:40
arm开发
图像处理
01 初识
FPGA
01初识
FPGA
一.
FPGA
是什么
FPGA
（FiledProgrammableGateArray），现场可编程门阵列，一种以数字电路为主的集成芯片，属于可编程逻辑器件PLD的一种。
おもいね
·
2023-10-11 09:49
FPGA
FPGA
# 02 初识Verilog HDL
02初识VerilogHDL对于Verilog的语言的学习，我认为没必要一开始就从头到尾认真的学习这个语言，把这个语言所有细节都搞清楚也不现实，我们能够看懂当前
FPGA
的代码的程度就可以了，随着学习
FPGA
おもいね
·
2023-10-11 09:49
fpga开发
02 认识Verilog HDL
02认识VerilogHDL对于Verilog的语言的学习，我认为没必要一开始就从头到尾认真的学习这个语言，把这个语言所有细节都搞清楚也不现实，我们能够看懂当前
FPGA
的代码的程度就可以了，随着学习
FPGA
おもいね
·
2023-10-11 09:45
FPGA
FPGA
USRP error：Expected
FPGA
compatibility number 38, but got 36
USRPX系列要将镜像烧到
fpga
的flash中，如果flash中本来就有镜像，会产生版本不匹配的问题（因为这里用的不是全新的设备，之前的UHD版本可能较低）按照提示，重新烧入最新版
fpga
镜像即可如果提示所需要的版本更低
北狼999
·
2023-10-11 06:19
gnu
厚物科技PXIe机箱PXI机箱PXIe台式测控平台HW-1093d
寸标准机架式安装内置厚物科技PXIe-9180或PXIe-9170控制器内置厚物科技3U9槽PXIe/PXI背板背板基于PCIeGen3.0技术提供8个PXIe/PXI扩展槽兼容数采、模块化仪器、航空总线、
FPGA
厚物科技
·
2023-10-11 03:20
嵌入式实时数据库
自动化
集成测试
基于
FPGA
的中值滤波设计————（4）矩阵求取中值算法模块
一、功能原理描述前面我们成功找到了3x3的矩阵模板c1~c9，在这一章我们接着需要实现的是midfilter模块，其功能就是通过比较的方式寻找矩阵的中值，用它来代替图像的每一个像素点。如何寻找矩阵的中值呢?分为三步：第一步：将矩阵的三行的每一行都按照{大、中、小}的位置顺序排序；第二步：比较矩阵第一列3个数的大小，取出最小值；比较第二列的大小取出中值，比较第三列的大小取出最大值；第三步：将第二步取
会飞的梦想家
·
2023-10-11 00:12
FPGA开发
中值滤波
fpga开发
矩阵
算法
图像处理
【【萌新的SOC学习之重新起航SOC】】
萌新的SOC学习之重新起航SOCZYNQPL部分等价于Xilinx7系列
FPGA
PS端：Zynq实际上是一个以处理器为核心的系统，PL部分可以看作是它的一个外设。
ZxsLoves
·
2023-10-10 23:50
SOC学习
学习
上一页
40
41
42
43
44
45
46
47
下一页
按字母分类：
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他