HCLK

ARM裸机程序研究 - S3C2440时钟初始化

   2440内部的时钟主要有3个，FCLK，HCLK,PCLK。
hulifox007·2012-04-13 10:00

ARM9时钟与电源管理

时钟模块：1OM[3:2]引脚用来设定时钟来源2FCLK CPU内核时钟  HCLK AHB总线时钟  PCLK APB总线时3MPLL锁相环用来生成Mpll即FCLK PLLControlRegister
oney139·2012-04-06 10:00

今日学习笔记 关于S3C2440时钟设置的理解

关于S3C2440时钟设置的理解  2008-10-2422:36:32|  分类： 工作技术-嵌入式|字号 订阅关于S3C2440时钟设置的理解1）FLCK、HCLK和PCLK的关系S3C2440有三个时钟
bbs598598·2012-03-21 10:00

深入理解ARM体系架构（S3C6410）---S3C6410系统时钟

article/details/7364706作者张同浩，邮箱:[email protected]系统时钟控制逻辑，在S3C6410中生成所需的系统时钟信号，用于CPU的ARMCLK,用于AXI/AHB总线外设的HCLK
muge0913·2012-03-17 18:00

hclk pclk1 pclk2

 SYSCLK系统时钟，最大72MHzHCLK：AHB总线时钟，由系统时钟SYSCLK分频得到，一般不分频，等于系统时钟经过总线桥AHB--APB，通过设置分频，可由HCLK得到PCLK1与PCLK2时钟不过
zht9961020·2012-02-22 10:00

郁闷，俺被S3C2416 狠狠的暗算了一把

 昨天想给2416内存降频，开始一直以2440的思维去看，2440的HCLK就是内存的频率，所以2416也应该是是这个吧。
Hens007·2012-02-20 10:00

S3C2440时钟分析

S3C2440时钟控制逻辑可以产生FCLK、HCLK、PCLK和UCLK。FCLK为CPU时钟。HCLK为AHB总线外设时钟，包括存储控制器、中断控制器、LCD控制器、DMA控制器等。
mcgrady_tracy·2012-02-19 20:00

LPC3250的时钟介绍

在寄存器HCLK_CTRL中，ARM_CLK将会被分频成HCLK，PCLK和DDRAM_CLK。
yongan1006·2012-01-11 14:00

s3c2440 电源管理 FCLK HCLK PCLK的关系 硬件之时钟

s3c2440电源管理 FCLKHCLKPCLK的关系 硬件之时钟 http://blog.csdn.net/Charistain_huang/article/details/4947505http://hi.baidu.com/tengzhouit/blog/item/65c7cadd8764cdd58c10297a.htmlhttp://www.linuxforum.net/forum/gsh
zanget·2011-12-20 14:00

ARM-linux s3c2440 之时钟分析

S3c2440时钟&电源管理时钟由三部分组成： Clockcontrol，USBcontrol,和Powercontrol Clockcontrol部分可以产生时钟FCLK，提供ARM内核，HCLK提供
yyplc·2011-12-19 17:00

FCLK，HCLK，PCLK

ChangeMPllValue((mpll_val>>12)&0xff,(mpll_val>>4)&0x3f,mpll_val&3);ChangeClockDivider(key,12);  1）FLCK、HCLK
njanine·2011-12-05 21:20

S3C2440时钟详解

ChangeMPllValue((mpll_val>>12)&0xff,(mpll_val>>4)&0x3f,mpll_val&3);ChangeClockDivider(key,12);  1）FLCK、HCLK
ce123·2011-12-03 01:00

S3C2440时钟详解

ChangeMPllValue((mpll_val>>12)&0xff,(mpll_val>>4)&0x3f,mpll_val&3);ChangeClockDivider(key,12);  1）FLCK、HCLK
ce123·2011-12-03 01:00

S3C2440时钟详解

&0xff, (mpll_val>>4)&0x3f, mpll_val&3); ChangeClockDivider(key, 12); 1）FLCK、HCLK
xitong·2011-12-03 01:00

通过uboot降cpu，DDR频率测试

include\configs\mx51_bbg_android.h，添加宏，编译：#defineCONFIG_CMD_CLOCK#defineCONFIG_REF_CLK_FREQCONFIG_MX51_HCLK_FREQ
yihui8·2011-11-16 18:00

003.FL2440 Bootloader VER-5.1的使用

Date：   2-Mar-2011By：       [email protected] 1.打开超级终端，给开发板上电并在7s之内按任意键进入Bootloader菜单 1).上图的FCLK、HCLK
calvinlee1984·2011-10-25 10:00

PCLK FCLK HCLK

 一、对clock的基本认识   第七部分是“clock&powermanagement”，总结如下：   1s3c2410的clock&powermanagement模块包含三个部分：clockcontrol、usbcontrol、powercontrol。现在的关注点是clockcontrol。   2、s3c2410有两个pll（phaselockedloop，锁相环，在高频中学过，可以实现
qdlovecsj·2011-10-09 22:00

郁闷，俺被S3C2416 狠狠的暗算了一把。

    作者：gooogleman日期2011.08.31    昨天想给2416内存降频，开始一直以2440的思维去看，2440的HCLK就是内存的频率，所以2416也应该是是这个吧。
gooogleman·2011-08-31 15:00

启动出现错误：Starting kernel ...

—（一）出现如下错误启动信息——————————————U-Boot1.3.4(Jun302011-09:01:15)forSMDK2416CPU:S3C2416@400MHzFclk=800MHz,Hclk
专注DSP+ARM+FPGA·2011-08-17 09:31

启动出现错误：Starting kernel ...

出现如下错误启动信息——————————————U-Boot1.3.4(Jun302011-09:01:15)forSMDK2416 CPU:S3C2416@400MHz Fclk=800MHz,Hclk
YEYUANGEN·2011-08-17 09:00

启动出现错误：Starting kernel ...

出现如下错误启动信息——————————————U-Boot1.3.4(Jun302011-09:01:15)forSMDK2416 CPU:S3C2416@400MHz Fclk=800MHz,Hclk
YEYUANGEN·2011-08-17 09:00

s3c2440 LCD及触摸屏的学习笔记(1)

根据s3c2440手册s3c2440处理LCD的时钟源是HCLK，通过寄存器LCDCON1中的CLKVAL可以调整VCLK频率大小，它的公式为：VCLK＝HCLK÷[(CLKVAL＋1)×2]，程序的内部分频为
u013030441·2011-08-09 13:00

s3c2440的时钟详解

 这几天一直忙着研究移植U-boot，移植U-boot的过程中有一步很重要，就是要设置s3c2440的时钟，什么Fin，Fclk，Hclk，Pclk，Mpll，Upll等时钟信号，让初学者看得一头雾水，
bigapple88·2011-08-08 16:00

uboot源码阅读（九）开发板启动串口输出

OKU-Boot1.1.6(Apr 62011-14:17:30)forFriendlyARMMINI6410CPU:  S3C6410@532MHz     Fclk=532MHz,Hclk=133MHz
ecbtnrt·2011-08-07 08:00

S3C2440FCLK、HCLK、PCLK的配置

三星官方搭载的wince系统的FLCK值为400MHz，HCLK值为100MHz、PCLK值为50MHz。那么这些值通过什么方法计算出来呢？
meakhella·2011-07-25 21:12

uboot源码阅读（四）江湖的面纱 uboot第二阶段

CPU:  S3C6410@532MHz     Fclk=532MHz,Hclk=133MHz,Pclk=66MHz,Se
ecbtnrt·2011-07-24 20:00

MPLL

用于产生FCLK，HCLK，PCLK三种频率，这三种频率分别有不同的用途：FCLK是CPU提供的时钟信号。
liukun321·2011-07-06 11:00

S3C2440--时钟详解

通过MPLL会产生三个部分的时钟频率：FCLK、HCLK、PLCK。FCLK用于CPU核，HCLK用于AHB总线的设备(比如SDRAM)，PCLK用于APB总线的设备(比如UART)。从时
javababy1·2011-07-04 21:00

S3C2440--时钟详解

通过MPLL会产生三个部分的时钟频率：FCLK、HCLK、PLCK。FCLK用于CPU核，HCLK用于AHB总线的设备(比如SDRAM)，PCLK用于APB总线的设备(比如UART)。从
liufei_learning·2011-07-04 21:00

S3C2440-时钟计算

S3C2440A 中的时钟控制逻辑可以产生必须的时钟信号，包括CPU 的FCLK，AHB 总线外设的HCLK 以及 APB 总线外设的PCLK。
javababy1·2011-07-04 20:00

S3C2440-时钟计算

S3C2440A中的时钟控制逻辑可以产生必须的时钟信号，包括CPU的FCLK，AHB总线外设的HCLK以及APB总线外设的PCLK。
liufei_learning·2011-07-04 20:00

nand flash的读操作

1、配置nandflash    CPU的读写操作要满足flash的时序要求，主要牵涉到HCLK，CLE，ALE和nWE，如下图所示：2440的CLK分为三种HCLK,FLCK和PCL
tracing·2011-06-26 22:00

转：S3C6410系统控制器

其中第一个（ARMPLL）为ARMCLK专用，第二个（MAINPLL）用于HCLK和PCLK，第三个（EXTRAPLL）用于外围设备，特别是用于音频设备的时钟。
glorin·2011-05-07 23:00

裸机系列——2440时钟

UPLL用于USB时钟UCLK，MPLL对应FCLK.HCLK、PCLK。ARM启动时直接使用外部晶振作为CPU时钟，对应2440为12Mhz。
yimu13·2011-04-01 09:00

u-boot-1.1.6 源码分析（2）--第一阶段

设置CPU工作模式为管理模式(svc)关闭开门狗设置FCLK,HCLK,PCLK的比例（即设置CLKDIVN）关闭MMU.CACHE为加载Bootloader的第二阶段代码准备RAM空间。
IT_114·2011-03-23 15:00

s3c2440的时钟详解

 这几天一直忙着研究移植U-boot，移植U-boot的过程中有一步很重要，就是要设置s3c2440的时钟，什么Fin，Fclk，Hclk，Pclk，Mpll，Upll等时钟信号，让初学者看得一头雾水，
IT_114·2011-03-08 16:00

STM32 RCC基本原理和配置流程

总是在其他外设的说明里看到HCLK,PCLK类似的字眼，但没有一个清晰的逻辑概念。对系统时钟不了解的情况下，前两天试了下sysTick，情况并不理想，更不要说RTC和TIM了。于是开始看RCC。
iceiilin·2010-12-21 17:00

s3c2440 LCD及触摸屏的学习笔记(1)

根据s3c2440手册s3c2440处理LCD的时钟源是HCLK，通过寄存器LCDCON1中的CLKVAL可以调整VCLK频率大小，它的公式为：VCLK＝HCLK÷[(CLKVAL＋1)×2]，程序的内部分频为
atomicfox·2010-12-02 22:00

PLL，FCLK、HCLK、PCLK，AHB/APB （S3C2410）

总结的不错的一片文章！ 原文地址：http://hi.baidu.com/%B0%AE%D4%C2%D2%B2%D2%B9%C3%DF%B3%D9/blog/item/75d1b6175b76a25cf2de3201.html 把网友的总结一下，归纳如下： 1、PLL（锁相环） 为了降低电磁干扰和降低板间布线要求，芯片外接的晶振频率通常很低（这块板子用的12MHz），通过时钟控制逻辑的PLL
womendu·2010-11-12 09:00

arm接口2之RTC--S3C2440

includevoidinit_clock(){  rLOCKTIME=0xffffff;  rMPLLCON=0x44011;//fclk=300M  rCLKDIVN=3;  //pclk=75,hclk
maoge_2010·2010-11-07 00:56

Nboot中nand flash控制器参数TACLS、TWRPH0和TWRPH1的确定(基于K9F1208U0B)

 注：K9F1208U0B的供电电压时3.3V，本系统的FCLK=533Mhz，HCLK=533/4=133Mhz如果看不到图片，请看这个链接http://cky0612.blog.163.com/blog
LoongEmbedded·2010-10-14 08:00

基于S3C2440A+SDRAM(K4M51163)

同步是指其时钟频率(CLK)与CPU的AHB总线时钟频率(HCLK)相同，并且内部的命令的发送于数据的传输都以它为基准；动态是指存储阵列需要不断的刷新来保证数据不丢失；随机是指
LoongEmbedded·2010-10-13 13:00

S3C2440时钟详细描述

通过MPLL会产生三个部分的时钟频率：FCLK、HCLK、PLCK。FCLK用于CPU核，HCLK用于AHB总线的设备(比如SDR
haibinglong·2010-10-07 14:00

U－boot中启动内核的代码阅读

CPU:    S3C6410@532MHz                                                           Fclk=532MHz,Hclk=133MHz
RichardYSteven·2010-10-05 20:00

Nboot中nand flash控制器参数TACLS、TWRPH0和TWRPH1的确定(基于K9F1208U0B)

注：K9F1208U0B的供电电压时3.3V，本系统的FCLK=533Mhz，HCLK=533/4=133Mhz 1.      
atomicfox·2010-07-30 16:00

2440 FCLK, HCLK, and PCLK

其中一个是MPLL，M即为main，用来产生三种时钟信号：Fclk（给CPU核供给时钟信号，我们所说的s3c2440的cpu主频为533MHz，就是指的这个时钟信号，相应的，1/Fclk即为cpu时钟周期）、Hclk
cola511·2010-07-22 09:48

2440 FCLK, HCLK, and PCLK

其中一个是MPLL，M即为main，用来产生三种时钟信号：Fclk（给CPU核供给时钟信号，我们所说的s3c2440的cpu主频为533MHz，就是指的这个时钟信号，相应的，1/Fclk即为cpu时钟周期）、Hclk
cola511·2010-07-22 09:48

s3c2440时钟文档

通过MPLL会产生三个部分的时钟频率：FCLK、HCLK、PLCK。FCLK用于CPU核，HCLK用于AHB总线的设备(比如S
zhw888888·2010-07-03 09:00

U-Boot-1.2.0源码学习（1）

执行流程： 1.cpu/arm920t/start.S中的_start处开始执行2.设置SVC32工作模式3.关闭看门狗4.设置FCLK：HCLK：PCLK5.调用cpu_init_crit过程关闭指令与数据
polarbearboy·2010-06-30 15:00

关于3C2440 FCLK, HCLK, PCLK的关系（转载）

ChangeMPllValue((mpll_val>>12)&0xff,(mpll_val>>4)&0x3f,mpll_val&3);ChangeClockDivider(key,12);   1）FLCK、HCLK
Denny_233·2010-03-26 17:00
上一页 1 2 3 4 5 6 7 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他