LDPC译码

分支预测

现在的CPU都是流水线型处理指令，比如执行指令顺序是A->B->C，在执行A指令的同时会译码B指令，同时读取C指令。这样
·2015-11-11 00:41

【翻译】在Verilog设计中使用参数化模块库(Quartus II)(Verilog)

使用LPM的扩展电路（Arguemented Circuit） 扩展设计的结果       实际设计中经常包含通用的电路块，比如：加法器、减法器、乘法器、译码器
·2015-11-09 13:53

个人项目

一、题目简介   一套完整的编码译码系统应该具有以下功能： （1）I：初始化（initialization）。从终端读入字符集大小n，以及n个字符和n个权值，建立赫夫曼树。
·2015-11-08 15:58

ARM获得PC指针为何PC=PC+8

http://blog.csdn.net/sddzycnqjn/article/details/7691534 R15（PC）总是指向“正在取指”的指令，而不是指向“正在执行”的指令或正在“译码”的指令
·2015-11-08 13:50

8086汇编寻址方式总结

           ⑴ 操作数存在于指令代码中，处理器译码时就立即获得了这个操作数，这就是立即（数）
·2015-11-07 13:57

【原创】JPEG图像密写研究（三） 数据流译码

【原创】这次更新比较慢，译码过程比想象中复杂一些，更主要是译出来的DCT系数无法确定是否正确，要想验证就需要再进行正向压缩编码，再次形成jpeg图像验证正确，后续工作正在开展，这里就说一说译码的主要思路和过程
·2015-11-07 11:46

1组合逻辑电路--编码器和译码器

1.3.1 编码器 4输入2输出编码器代码如下 View Code 1 module encoder 2 ( 3 input [3:0] iA, 4 output reg [1:0] oQ 5 ); 6 7 always @(*) 8 begin 9 oQ=2'b00;10 case(iA)11 4'b0001:oQ=2'b00;1
·2015-11-07 10:32

哈夫曼树的初始化，编码，译码及横向打印

哈夫曼树介绍：（好吧，部分copy自百度知道^_^）     哈夫曼树又称最优二叉树，是一种带权路径长度最短的二叉树。所谓树的带权路径长度，就是树中所有的叶结点的权值乘上其到根结点的路径长度（若根结点为0层，叶结点到根结点的路径长度为叶结点的层数）。树的带权路径长度记为WPL=(W1*L1+W2*L2+W3*L3+...+ Wn*Ln)，N个权值Wi(i=1,2,.
·2015-11-05 08:26

家庭作业第四章

4.48取指阶段icode:ifun = M1[PC] = C:0   rA:rB <= M1[PC+1] valC <= M4[PC+2] valP <= PC + 6译码阶段  valB <= R[
20135302魏静静·2015-11-03 23:00

家庭作业第四章

4.48取指阶段icode:ifun = M1[PC] = C:0   rA:rB <= M1[PC+1] valC <= M4[PC+2] valP <= PC + 6译码阶段  valB <= R[
20135302魏静静·2015-11-03 23:00

【原创】JPEG图像密写研究（二） 哈夫曼树的建立

  在根据JPEG图像文件结构读取完文件后，提取出其中DHT段，利用其中内容建立哈夫曼树，便于之后译码工作。
·2015-11-02 18:00

google地图 地点to坐标(地理译码)的http请求格式

http请求格式http://maps.google.com/maps/geo?q=查询关键字&output=kml(输出格式可以为xml kml json)&oe=utf8&sensor=true或者false&key=你的apikey 示例http://maps.google.com/maps/geo?q=湖南大学软件学院&output=kml&
·2015-11-02 16:51

ADC0809设计要点

（1）ADC0809的内部逻辑结构     由下图可知，ADC0809由一个8路模拟开关、一个地址锁存与译码器、一个A/D转换器和一个三态输出锁存器组成。
·2015-11-02 15:10

哈夫曼编码与译码

刚开始看时，真的很吃力，都不敢相信自己居然把huffman译码也做出来了。
·2015-11-02 15:18

【连载】 FPGA Verilog HDL 系列实例--------8-3 BCD七段显示译码器

【连载】 FPGA Verilog HDL 系列实例  Verilog HDL 之 8-3 BCD七段显示译码器 一、原理 　　7段数码管是利用不同发光段组合的方式来显示不同的数码，为了试数码管能将数码所代表的数显示出来
·2015-11-02 13:46

【连载】 FPGA Verilog HDL 系列实例--------3-8译码器

【连载】 FPGA Verilog HDL 系列实例   Verilog HDL 之 3-8译码器 一、原理： 　　译码是编码的逆过程，它的功能是将特定含义的二进制码进行辨别，
·2015-11-02 13:44

程序性能优化（二）

基于处理器分支预测优化： 　　现代处理器由指令控制单元（ICU）和执行单元（EU）组成，ICU负责取指、译码，EU负责指令执行，为了并行处理ICU会预取指令，所以EU执行的指令通常ICU在前期就取出译码
·2015-11-02 12:52

8086汇编寻址方式总结

           ⑴ 操作数存在于指令代码中，处理器译码时就立即获得了这个操作数，这就是立即（数）
·2015-11-01 15:23

linux性能系列--cpu

电脑中所有操作都由CPU负责读取指令，对指令译码并执行指令的核心部件。   想了解详细的cpu介绍请去百科：CPU页面   二、如何查看机器的cpu相关信息呢？
·2015-11-01 15:58

哈夫曼编码

nbsp; 程序名：HuffmanTree.h  2 //       程序功能：哈夫曼树类的头文件(并用其来实现编/译码
·2015-11-01 13:31

linux下的C语言快速学习—计算机体系结构基础简单了解

b、了解CPU CPU最核心的功能单元包括一下部分，寄存器（CPU内部的高速存储器，像内存一样可以存取数据，但比它要快），程序计数器（一种特殊的寄存器，保存这CPU下一条指令的地址），指令译码器（CPU
·2015-11-01 11:19

常用 ARM 指令集及汇编

ARM7TDMI(-S)指令集及汇编 ARM 处理器是基于精简指令集计算机（RISC）原理设计的，指令集和相关译码机制 较为简单，ARM7TDMI(-S)具有 32 位 ARM 指令集和 16 位 Thumb
·2015-11-01 09:56

编程基本功：基于switch语句的译码器

1: #include "stdio.h" 2:  3: void Decode(char *str, int n); 4:  5: int main() 6: { 7: char str[19] = "001011101001011001"; 8:
·2015-10-31 19:58

16进制文件转化对比

发送端的数据通过复杂的通讯系统（例如OFDM系统），依次进行交织、编码（LDPC）、映射、IFFT、串并转换……等等，达到接收端，我们只有通过反复的对比才能验证流程的正确性。
·2015-10-31 17:15

3.哈夫曼编/译码系统

但是，这要求在发送端通过一个编码系统对待传数据预先编码，在接收端将传来的数据进行译码（复原）。对于双工信道（即可以双向传输信息的信道），每端都需要一个完整的编 /译码系统。
·2015-10-31 15:52

关于进程和线程『整理』

举个例子更为形象的了解这两个概念在实际应用中遇到的问题： 在开发基于Internet网上的可视电话过程中有这样一个问题,即在基于Internet网上的可视电话系统中,同时要进行语音采集、语音编译码、图像采集
·2015-10-31 12:56

赫夫曼编程C语言实现

但是，这要求在发送端通过一个编码系统对待传数据预先编码，在接受端将传来的数据编码进行译码（复原）。对于有些信道，每端都需要一个完整的编／译码系统。
·2015-10-31 11:36

【整理】嵌入式系统——基础知识篇2

嵌入式微处理器     微处理器主要由3大部分构成：     1、控制单元：负责取指、译码和取数等基本操作，并发送主要的控制指令
·2015-10-31 11:10

【连载】 FPGA Verilog HDL 系列实例--------顺序脉冲发生器

顺序脉冲发生器也称脉冲分配器或节拍脉冲发生器，一般由计数器（包括移位寄存器型计数器）和译码器组成。作为时间基
·2015-10-31 11:36

必须根据不同的数据内容来套用不同的编码或是译码函式，以便取得对应的字节或是字符串数据

必须根据不同的数据内容来套用不同的编码或是译码函式，以便取得对应的字节或是字符串数据   本程序范例将建立四种不同的字节数据，并使用三种不同的编码方式将原本的字节数据转换为字符串，观察编码函式处理后所产生之结果
·2015-10-31 10:30

ISE,FPGA和LDPCC译码器

阶段总结 V1.0 2015/5/03 ISE,FPGA和LDPCC译码器   概述   本文总结了LDPC码的译码器设计方法，包括MATLAB
·2015-10-30 12:44

如何加速MATLAB代码运行

V1.0 2015/4/17 如何加速MATLAB代码运行   概述   本文源于LDPCC的MATLAB代码，即《CCSDS标准的LDPC
·2015-10-30 12:44

LDPC译码器的FPGA实现

应用笔记 V0.0 2015/3/17 LDPC译码器的FPGA实现   概述   本文将介绍LDPC译码器的FPGA实现，译码器设计对应CCSDS131x1o1s
·2015-10-30 12:43

CCSDS标准的LDPC编译码仿真

CCSDS标准的LDPC编译码仿真 本脚本完成了CCSDS标准(o1)版本中适用于深空通信任务的LDPC编译码过程的仿真， 同时给出了在信息位长度为1024，码率为1/2时的误码率仿真结果
·2015-10-30 12:42

LDPC译码算法代码概述

程序说明 V0.0 2015/1/24 LDPC译码算法代码概述   概述   本文介绍了包括LDPC_Simulation.m, ldpcdecoderbp1
·2015-10-30 12:41

Intel64及IA-32架构优化指南——3.5 优化执行核心

利用可用的并行性的通用准则有： ●    遵循规则（3.4小节）以最大化有用的译码带宽以及前端吞吐。这些规则包括偏向使用单个微操作指令并利用微融合、栈指针追踪器以及宏融合。
·2015-10-30 11:37

第六章、存储器层次结构

随机访问存储器  随机访问存储器分为两类：静态和动态1、静态RAM 静态RAM的基本存储电路为触发器，每个触发器存放一位二进制信息，由若干个触发器组成一个存储单元，再由若干存储单元组成存储器矩阵，加上地址译码器和读
20135320赵瀚青·2015-10-27 17:00

第六章、存储器层次结构

随机访问存储器  随机访问存储器分为两类：静态和动态1、静态RAM 静态RAM的基本存储电路为触发器，每个触发器存放一位二进制信息，由若干个触发器组成一个存储单元，再由若干存储单元组成存储器矩阵，加上地址译码器和读
20135320赵瀚青·2015-10-27 17:00

POJ 1850 Code 字符串 难度:1

题意: 1 如果是严格升序的字母字符串,那么可以输出非0解码,否则不能译码输出0 2 字符串解码 遵循递增原则,其值为 到现在为止的所有按字母序小于该字符串的数量 + 1; #include
·2015-10-27 14:37

字符编码,pyton中的encode,decode,unicode()

1.在计算机处理的程序中,对字符的处理有两种方式:编码或译码(encoding),解码(decoding)     encoding:将字符串中的字符转换到对应编码字符集对应的代码点
·2015-10-23 08:57

Endian的由来及big-edian 和little-endian

如果不达成一致的规则，通信双方将无法进行正确的编/译码从而导致通信失败。目前在各
·2015-10-23 08:30

状态机中的RAM注意的问题--减少扇出的办法

最近在整维特比译码过程深感自己有这样的毛病。 每天会有一点进展，但是却是一天的时间，感觉别人都做起事情来很快。
·2015-10-23 08:28

大端模式和小端模式

如果不达成一致的规则，通信双方将无法进行正确的编/译码从而导致通信失败。目前在各种体系的计算机中通常采用的字节存储机制主要有两种：Big-Endian和Little-Endian，下面先从字节序说起。
chy19911123·2015-10-21 22:00

哈夫曼编码器

但是，这要求在发送端通过一个编码系统对 待传数据预先编码；在接收端将传来的数据进行译码（复原）。对于双 工信道（即可以双向传输信息的信道），每端都需要一个完整的编/译码 系统。
·2015-10-21 11:01

实施DbUtils

  JDBC码是Java译码的一个部分，它给已写的编码带来了数量惊人的重复。另外，JDBC码几乎会经常性的带来一些低级错误。写出好的JDBC编码并不难，但是很痛苦。
·2015-10-21 10:06

[MCSM] 蒙特卡罗统计方法

当初提出的关于LDPC的问题慢慢解决了，但这一类问题却一直没有得到解决。     后来，
·2015-10-21 10:00

【深入理解计算机系统】家庭作业

1/7(b)0.6(c)1/94.48取指阶段icode:ifun = M1[PC] = C:0   rA:rB <= M1[PC+1] valC <= M4[PC+2] valP <= PC + 6译码阶段
20135302魏静静·2015-10-20 14:00

【深入理解计算机系统】家庭作业

1/7(b)0.6(c)1/94.48取指阶段icode:ifun = M1[PC] = C:0   rA:rB <= M1[PC+1] valC <= M4[PC+2] valP <= PC + 6译码阶段
20135302魏静静·2015-10-20 14:00

BCD-七段数码管显示译码器

2.掌握BCD-七段显示译码器的设计思路；内容1.使用拨码开关SW3、SW2、SW1、SW0作为四位二进制数据D、C、B、A的输入；2.在最右边的数码管HEX0上显示输入的BCD码编码数值。
Lower_Lamb·2015-10-18 14:45

大端模式和小端模式

如果不达成一致的规则，通信双方将无法进行正确的编/译码从而导致通信失败。目前在各种体系的计算机中通常采用的字节存储机制主要有两种：Big-Endian和Little-Endian，下面先从字节序说起。
yusiguyuan·2015-09-05 10:00
上一页 41 42 43 44 45 46 47 48 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他