RapidIO高速接口

【视频】R2S软路由扩展2.4|5G双频WiFi应用演示——03_Master模式

2.4G5GClientMaster千兆以太网概述：FriendlyElec友善电子的R2S软路由是一款饱受欢迎的上网工具，采用性能强悍的RK3288作为主控，提供两路千兆以太网，并预留一个USB2.0高速接口
Mcuzone野芯科技·2020-08-07 14:17

【视频】R2S软路由扩展2.4|5G双频WiFi应用演示——02_Client模式

2.4G5GClientMaster千兆以太网概述：FriendlyElec友善电子的R2S软路由是一款饱受欢迎的上网工具，采用性能强悍的RK3288作为主控，提供两路千兆以太网，并预留一个USB2.0高速接口
Mcuzone野芯科技·2020-08-07 14:17

【视频】R2S软路由扩展2.4|5G双频WiFi应用演示——01_硬件介绍

2.4G5GClientMaster千兆以太网概述：FriendlyElec友善电子的R2S软路由是一款饱受欢迎的上网工具，采用性能强悍的RK3288作为主控，提供两路千兆以太网，并预留一个USB2.0高速接口
Mcuzone野芯科技·2020-08-07 14:14

最详细【SRIO】Xilinx RapidIO核详解

目录一、RapidIO核概述二、RapidIO核接口说明2.1逻辑层接口2.2Buffer接口2.3物理层接口2.4寄存器空间三、使用RapidIO核3.1设计指南3.2时钟3.3复位3.4RapidIO
树桥上多情的kevin·2020-08-07 12:30

Xilinx 7 Series FPGA I/O引脚分配设计原则 —— 杂记

对于高速接口（如存储器接口），应保证尽可能短的连线，因此选用器件最
Frank_Tse·2020-08-07 11:51

基于Dragonboard 410c的camera调试之Android L上的调试

之前有说过，410c没有专用的camera接口，唯一可以用来外接camera的接口就是那个高速接口了。
s_jason·2020-08-04 17:28

关于RapidIO协议的对齐等问题

关于RapidIO协议的对齐等问题字节序和对齐的概念RapidIO的数据负荷是双字（8字节）对齐的big-endian模式，这意味这RapdIO与little-endian的设备接口时需要执行适当的endian
casevison·2020-08-01 00:10

Redriver 和 Retimer

Redriver，可以重新产生讯号，在高速接口上增加讯号质量。高速的讯号频率造成设计上可用的宽裕度降低，增加设计耐用、高性能系统的难度。
King-Five·2020-07-30 01:05

SerDes，GTP , GTX , GTH理解

增加了其他模块，如8b/10b编解码等(具体可以看Xilinx相关文档，如ug476)形成的一个高速串行收发器，GT是GigabitTransceiver的意思，它是实现当下一些高速串行接口的基础：如PCIe、RapidIO
宁静海111·2020-07-29 21:43

AXI4 4.0 FULL 总线协议信号详细定义

1、概述AXI协议是ARM制定的高速接口协议，支持在主从设备间提供高性能、高频率的系统通信。
msgoc·2020-07-28 04:38

RapidIO嵌入式系统互联(1)——嵌入式系统互连

嵌入式系统互连问题开发新的嵌入式系统互连技术是为了推动嵌入式电子设备工业的两个转变：技术方面，互联技术向信号速率高于1GHz的高速串行总线发展，以取代传统的已经使用了将近40年的系统内器件之间互相连接的共享总线技术；市场方面，嵌入式市场转向使用基于标准的技术。(1).处理器性能的提高VS总线带宽的增长——高带宽、低延迟的新型总线高速缓存和更先进的微处理器架构的使用有助于缓解处理器需求和总线提供数据
hit_wzj·2020-07-15 23:58

SRIO学习（五）——SerDes Macro（串行解串宏）

同一个外设可以用在V1.2版本的RapidIO接口协议的四个频率下：1.25、2.5、3.125和5Gbps。这样就可以在整个系统中有一个协议就足够了，可以选择性地选取带宽。
润星晓晔·2020-07-15 23:55

Zynq-Linux移植学习笔记之31-用户自定义I2C驱动

2、I2C时序说明之前调试过cps1848RapidIO交换芯片，想来既然都是i2c从设备，知道了slave的地址操作过程应该差不多，不过
Felven·2020-07-14 12:46

Zynq-Linux移植学习笔记之14-RapidIO驱动开发

在对zynq进行linux驱动开发时，除了需要针对zynq内ARM自带的控制器适配驱动外，还需要对zynqPL部分的IP核进行驱动开发。对于ARM来说，zynqPL部分的IP核就是一段地址空间，这段地址空间包含了该IP的一系列寄存器，ARM操作该IP核的寄存器也就是操作这段地址空间，而PL部分IP的驱动也就是对IP寄存器的操作。1、硬件设计在vivado内进行设计时，RapidIOIP核通过AXI
Felven·2020-07-14 12:15

Virtex6 GTX Transceiver简介

Virtex6GTXTransceiver简介  在Xilinx的Virtex6FPGA中，GTX作为一种低功耗的吉比特收发器，配置灵活，功能强大，并与FPGA内部的其他逻辑资源紧密联系，可用于实现多种高速接口
Upsame·2020-07-14 04:47

Linux开始支持Thunderbolt 3接口

随着WindowsPC和MAC逐渐开始支持新一代高速接口Thunderbolt3（雷电接口），LinuxPC也即将迎来这一科技。
腾讯开发者·2020-07-13 06:55

kafka为什么那么快&磁盘顺序读写与内存随机读写

--(零拷贝)技术可以减少数据拷贝和共享总线操作的次数，消除通信数据在存储器之间不必要的中间拷贝过程，有效地提高通信效率，是设计高速接口通道、实现高速服务器和路由器的关键技术之一ZeroCopy中直接从内核空间
My和风大福·2020-07-13 05:09

基于RocketIO的高速串行协议设计与实现

过去主要用于光纤通信的串行通信技术—SERDES正在取代传统并行总线而成为高速接口技术的主流。
csid_502·2020-07-12 08:35

串行 RapidIO: 高性能嵌入式互连技术

摘要串行RapidIO针对高性能嵌入式系统芯片间和板间互连而设计，它将是未来十几年中嵌入式系统互连的最佳选择。
zzsfqiuyigui·2020-07-10 15:46

EDMA3模块及其在AIF接口中的应用

摘要：增强型直接内存访问EDMA是DSP中一种高效的数据传输模块，能够不依赖CPU进行数据的搬移，是在高速接口的使用中，十分重要的设备。
zzsfqiuyigui·2020-07-10 15:11

【SRIO】2、RapidIO串行物理层的包与控制符号

目录一、RapidIO串行物理层背景介绍二、RapidIO串行物理层的包格式2.1串行物理层包格式与并行物理层包格式的区别2.2RapidIO串行物理层包格式2.3RapidIO串行物理层包保护三、RapidIO
正在登录123·2020-07-10 10:02

【高速接口-RapidIO】3、RapidIO串行物理层的包传输过程

一、引言前几篇文章已经谈到RapidIO的协议，串行物理层与控制符号。
weixin_30699955·2020-07-10 06:29

【高速接口-RapidIO】1、RapidIO协议概述

一、RapidIO背景介绍RapidIO是由Motorola和Mercury等公司率先倡导的一种高性能、低引脚数、基于数据包交换的互连体系结构，是为满足和未来高性能嵌入式系统需求而设计的一种开放式互连技术标准
R芮R·2020-07-10 06:47

RapidIO协议（2）

2．RapidIO互连协议PartI：输入/输出逻辑协议2.1系统模型这一章介绍RapidIO系统可能的设备单元。
casevison·2020-07-10 01:24

RapidIO协议(1)

RapidIO协议1．概述1.1介绍RapidIO是基于包交换互联协议，主要作为系统内部接口使用，如：芯片间、板间的通讯，速度能在GB/S数量级。如连接处理器、内存、内存映射的I/O设备。
casevison·2020-07-10 01:24

SRIO学习（三）——SRIO包

RapidIO数据流由与数据字段
润星晓晔·2020-07-09 16:36

Xilinx Srio详解&IP核使用

一.简介RapidIO是由Motorola和Mercury等公司率先倡导的一种高性能、低引脚数、基于数据包交换的互连体系结构，是为满足和未来高性能嵌入式系统需求而设计的一种开放式互连技术标准。
fzhykx·2020-07-09 16:25

浅谈SRIO

浅谈SRIO1.端口概述2．传输模式和协议3．软件设计4测试情况RapidIO技术是由Freescale和Mercury公司率先提出的一种高带宽、低延时的基于包交换的开方式互联技术标准。
拓跋聪·2020-07-09 16:37

SRIO系统初始化过程和路由配置

参考RapidIO规范《RapidIO_Rev_2.2_Specification》书籍《RapidIOTheEmbeddedSystemInterconnect》系列博客SRIO学习系列博客RapidIO
黑客三遍猪·2020-07-09 12:48

【FPGA】SRIO IP核系统总览以及端口介绍（一）（User Interfaces 之 I/O Port）

系统总览RapidIO标准分为三层：逻辑，传输和物理。逻辑层定义整体协议和数据包格式。这是端点启动和完成事务（transaction）所必需的信息。传输层提供数据包从端点移动到端点所需的路由信息。
李锐博恩·2020-07-09 11:42

SRIO传输协议学习

本文仅为翻译手册，留以自己查看，若需要深入交流，可以在个人分类中查找解析与实践内容（可能未发布），或与作者联系概述SRIOKeyStone设备中使用的RapidIO外设称为串行RapidIO（SRIO）
人都傻了·2020-07-09 09:41

AM335x硬件开发使用指南（三）

FunctionalBlockDiagram三、Parallel由于本人认为翻译为并行功能特别的土，所以就直接用上Parallel这个单词了下面进入主题前言AMR335X包含多媒体卡（MMC），安全数字（SD）和安全数字I/O（SDIO）3个高速接口模块
EE林·2020-07-08 20:54

SRIO学习（六）——Direct I/O 操作（一）

directI/O需要RapidIO源设备包含目标设备的本地存储器地址列表。一旦地址列表建立，RapidIO源控制器就利用这些数据来计算目标地址，并将其插入到
润星晓晔·2020-07-07 09:41

掌握USB/HDMI/MHL/DP验证规范　高速接口传输一次上手

转载自http://www.istgroup.com/schinese/2_news/02_news_detail.php?ID=271本来打算写一篇关于MHL，HDMI和USB的文章，但是发现网上还没有MHL2.0或3.0的spec供下载，担心自己不参考spec写出来会有错误，所以就在网上找了一篇文章进行转载。除了MHL,HDMI和USB外，这篇文章还对另一种常用视频通信协议DisplayPor
flaoter·2020-07-07 07:07

基于FPGA的光纤数据传输

Aurora8B10B接口的描述光纤项目的代码设计MZ7015开发板工程MZ7015开发板测试代码MA7035FA开发板代码仿真结果下板结果总结项目简述在这次的实验中我们主要学习SFP接口的使用，该接口是高速接口主要是使用
朽月·2020-07-06 12:23

【基础学习】Avalon-ST接口协议

Avalon-ST接口是一种单向点对点的高速接口，主要针对的是高速数据流的传输，减少数据流处理中的瓶颈。带有Avalon-ST接口的IP核可以用来处理要求高带宽、低延迟、单向性的数据。
zenglichuanjia·2020-07-06 12:20

嵌入式系统中的FPGA

前言FPGA可以实现高速硬件电路，如各种时钟，PWM，高速接口，DSP计算等硬件功能。这是Cortex-M处理器软件无法比拟的。
姚家湾·2020-07-06 10:43

[ZYNQ入门宝典]GTX高速口怎么玩(一)

GTX的概述高速接口本来就复杂，Xilinx的IP虽然方便，但定制化参数较多，需要去了解的知识很多，官方文档就四五百页。还好在大多数应用里我们都只是用了其皮毛。
ERROR:99·2020-07-06 03:20

高速信号SRio总结，逻辑层和传输层。第七天

Ip包装：RapidIo分为三层。物理层、传输层和逻辑层。逻辑层主要定义整体协议和数据包格式，包括端点启动和完成事务所必须的信息。传输层提供数据包的路由信息。物理层描述设备及接口细节，比
赤金·2020-07-06 02:30

5.Xilinx RapidIO核例子工程源码分析

https://www.cnblogs.com/liujinggang/p/10091216.html一、软件平台与硬件平台软件平台：操作系统：Windows8.164-bit开发套件：Vivado2015.4.2硬件平台：评估板：ZYNQ-7ZC706EvaluationBoard提示：本文的所有图片如果不清晰，请在浏览器的新建标签中打开或保存到本地打开二、打开例子工程1、新建工程，并在IPCa
weixin_30889885·2020-07-05 22:14

FPGA图像处理项目(三)--二维FFT

今天晚上把整个二维FFT的计算终于写完了，明天把rapidIO一连就大功告成了。
兔美酱xz·2020-07-05 18:48

以太网ethernet MAC RGMII的一点总结

token=1d4a7f4baa27e97a背景定义12pins，数量少，成本低，频率要求高ctrl+phy的结构，是常见高速接口的结构形式。phy可以外置。
亓磊·2020-07-05 16:09

FPGA选型

例如是否需要高速接口，如果需要的话，需要多少个通道，各个
shaobojiao·2020-07-05 11:37

IntelFPGA_DDR_IP

以高速接口为例：一般在一个时钟周期内只传输一次数据，它是在时钟的上升期进行数据传输；而DDR内存则是一个时钟周期内传度输两次数据，它能够在时钟的上升期和下降期各传输一次数据，因此称为双倍速率数据传输。
Ambitio-Roc.·2020-07-05 09:22

FPGA实现低高速接口更新说明

1基于FPGA实现高/低速接口(更新说明）01、基于FPGA实现IIC接口；已实现。02、基于FPGA实现SPI接口；已实现。03、基于FPGA实现UART接口；已实现。04、基于FPGA实现CAN接口；已实现。05、基于FPGA实现RGMII接口；已实现，待更新。06、基于FPGA实现QSGMII接口；已实现，待更新。07、基于FPGA实现SRIO接口；已实现，待更新。08、基于FPGA实现DD
宁静致远dream·2020-07-04 23:06

高速接口---基础篇（一）

高速接口系列博文内容摘录自赛灵思高速串行接口文档，博文为学习交流个人备注记录为目的，若有侵权等相关事宜请告知。
JiaoCL·2020-07-04 21:38

闲话Zynq UltraScale+ MPSoC （连载1）——忆老前辈Zynq-7000

相比它的前辈Zynq-7000，这款SoC功能显得更加强劲：最显著的变化是新加入了GPU和视频编解码器，PS端的高速接口更加丰富。
_Hello_Panda_·2020-07-04 17:15

ARM FPGA DSP 系统

FPGA的优势有三个方面：1）通信高速接口设计。
俗子凡夫·2020-07-04 16:58

ZYNQ-7000 SoC几种DMA的区别与对比

一、AXI总线与DMA对于ZYNQ，掌握PS与PL的高速接口；掌握几种DMA的区别与用法；能够编写基于AXI-4总线的用户IP且打包，意味着对ZYNQ器件的掌握已经进入了真正的入门，或中级水平。
刘小狼·2020-07-04 15:06

基于VPX总线架构下的Virtex-7与C6678信号处理的VPX功能板简介

VPX采用RapidIO和AdvancedSwitchingInterconnect等现代的工业标准的串行交换结构，来支持更高的背板带宽。
北京青翼科技·2020-07-04 11:25
上一页 1 2 3 4 5 6 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他