Spartan6

基于FPGA的视频接口之高速IO

简介相对于其他视频接口来说，高速IO接口（以Xilinx公司为例，spartan6系列的GTP、Artix7系列的GTP，KENTEX7系列的GTX和GTH等）具有简化设计、充分利用FPGA资源、降低设计成本等功能
Eidolon_li·2023-12-16 00:59

记录征战Mini开发板从无到有（一）

Xilinx只有Spartan6系列，这个系列的芯片只支持ISE软件，但是很多客户用的是VIVADO软件，所以导致我们无法满足客户的需求。
Moon_3181961725·2023-09-10 07:39

Window10安装ISE14.7闪退

简介相信对于做FPGA的同行来说，逃不过Xilinx公司的芯片，而Xilinx公司的芯片又逃不过Spartan6系列，无论Xilinx怎么去强推7系列产品，Spartan6还是有大把的人在用（成本问题）
Eidolon_li·2023-08-21 21:35

Spartan6 FPGA DDR3 IP核调试及程序示例

Spartan6FPGA芯片中集成了MCB硬核，它可以支持到DDR3。在ISE中提供了MIGIP核，可以用它来生成DDR3控制器，并通过MIG的GUI图形界面完成相关配置。可以参照其官方datasheet查看其用法--UG388MCB模块信号和架构框图如图3所示，了解内部框图有助于梳理IP核的逻辑架构，更好的完成用户端的逻辑设计。IP核将Memory的控制已经做好并封装起来，提供了FIFO接口给用
yyz1988·2023-08-06 22:20

基于SPARTAN6的保密之DNA

摘要相信对于大家FPGA保密这块，都很头疼，特别是我们这种小工作室，更对于保密这块，忧心冲冲，相信谁也不敢想让自己辛辛苦苦调试的项目，在量产之后，被大厂摘桃子，付费买断就算是比较讲究了，有很多直接勾结PCB制造商，贴片商，直接复刻咱们的PCB，一点脾气也没有。在这种情况下，保密措施就很重要了，小公司有小公司的好处，对于量不大的产品，读取设备编号，那就是最好的解决办法。设备DNAXilinx每一个F
Eidolon_li·2023-07-18 18:22

ISE14.7生成MCS文件

目前有很多小伙伴对于ISE14.7生成MCS还有很多疑问，下面作者按照Spartan6系列芯片生成MCS文件进行操作到加载到Flash芯片，按步骤操作。
Eidolon_li·2023-07-18 18:22

Xilinx FPGA----ISE软件使用

项目需求更换了XC6SLX9-3TQG144C，Spartan6系列FPGA，需要使用ISE开发环境，我使用的是ISE14.7版本。一、新建工程点击Finish新建工程完成。
仲南音·2023-07-17 10:14

Xilinx ISE Map过程时间过长的解决

最近在Kintex7上开发新的项目，骤然发现曾经在Virtex5和Spartan6上移植过来的成熟算法，综合布线时出现Map时间非常漫长的现象。
小坏坏_·2023-03-30 22:57

9年FPGA工作经验，转行了，苦海无涯……

2年的用lattice的MACHXO-XO2和ECP2做了视频和网络光端机，3年的XILINX的SPARTAN6做了视频ISP处理，现在一年的xilinx的ZYNQ做机器视觉。
张巧龙·2023-02-02 10:38

OMAPL138 + SPARTAN6 DSP+ARM+FPGA开发例程

目录本例程基于信迈OMAPL138+SPARTAN6评估板开发。开发板准备16查看仿真器驱动是否正常安装17程序加载和烧写19基于仿真器的程序加载和烧写19设置工程配置文件信息19测试仿真器是否正常连接20加载GEL文件21CCS连接开发板CPU22查看CPU版本号23加载文件烧写程序24基于仿真器烧写程序到NANDFLASH24NANDFLASH烧写格式镜像转换方法29基于串口的程序加载和烧写3
深圳信迈科技DSP+ARM+FPGA·2022-12-11 15:32

VGA驱动之-显示例程（最简单）

该VGA显示例程已经黑金AX309开发板（Spartan6）验证。采用的常用的RGB565格式进行VG
风中少年01·2020-09-16 21:38

ARM，DSP和FPGA（xilinx spartan6系列）在图像处理中应用与比较，他们之间应该怎样分工协作

FPGA在图像处理中主要扮演的是编解码，运动补偿等等复杂算法的实现。DSP往往因为其具有很强的浮点运算能力和专用乘法器，在图像处理方面也具有很强的应用前景。而ARM只是一个通用CPU，图像处理并不是其强项，可以用它来实现基本的操作系统，以及与用户之间的界面交互等等。所以往往ARM之外要另加一个专用图像处理设备。如果你想在软件上研究图像处理算法，可以用ARM+DSP。如果想在硬件和芯片上实现图像处理
linuxmake·2020-08-22 22:43

在xilinx ise12.2 环境下用自带的isim仿真详解

写的第一篇文档，算是人生的一个里程碑，现在脑子里是当年一个人在一个实验室默默学习的场景，但最后依靠着这项技能养活自己，感恩最近项目用到FPGA，也开始了FPGA的学习历程，硬件为红色飓风的E45，FPGA是spartan6
yijingjing17·2020-08-22 11:31

Spartan6系列之SelectIO深入详解及高级应用简介

1.什么是I/OTile？对Spartan-6系列FPGA来说，一个IOTile包括2个IOB、2个ILOGIC、2个OLOGIC、2个IODELAY。图1Spartan-6系列IOTile结构图图2Spartan-6FPGAI/OBanks1.1.IOB结构介绍每个IOB包含了输入、输出、三态驱动器；这些驱动器可以配置为不同的电平标准如LVTTL、LVCMOS等；差分IO会用到1个IOTile里
weixin_30919235·2020-08-22 10:36

Spartan6 LX45 DDR3调试与分析

最近在做spartan6的ddr3开发，FPGA采用的是spartan6的XC6LX45T，平台工具为ISE14.6，MIG的版本为3.92。
xuanwo11·2020-08-16 22:42

FPGA 控制SDRAM 256M 仿真方法sdram_model_plus

感谢邓堪文大佬sdram_model_plus模块在https://download.csdn.net/download/qq_27841635/11131098平台：采用黑金spartan6板子，notepad
万_大_帅·2020-08-16 00:36

LVDS转LVDS,转VGA,TTL,HDMI

做了一块视频转接板，主芯片spartan6，可以实现TTL,LVDS,BT1120信号进，FPGA处理后LVDS,TTL,VGA,HDMI出；FPGA实现的视频转接板：1、可以实现lvds信号输入，LVDS
xh_24·2020-08-11 15:06

利用ISE的ChipScope抓取FPGA内部信号

博客背景：做一个4路采集板，FPGA采用Spartan6，抓取与ADC通信的SPI信号第一步建立工程，SPI通信协议写好后，在项目中加入ICON和ILA核（使用ILA核或者VIO核时，必须要用ICON核的
mm5670252·2020-08-08 18:54

Xilinx FPGA的配置

blog.sina.com.cn/s/blog_98d98c7f0102v4ex.htmlhttp://www.cnblogs.com/aikimi7/p/3499633.htmlFPGA配置方式目前spartan6
长弓的坚持·2020-08-07 21:39

Spartan6系列之器件引脚功能详述

1.Spartan-6系列封装概述Spartan-6系列具有低成本、省空间的封装形式，能使用户引脚密度最大化。所有Spartan-6LX器件之间的引脚分配是兼容的，所有Spartan-6LXT器件之间的引脚分配是兼容的，但是Spartan-6LX和Spartan-6LXT器件之间的引脚分配是不兼容的。表格1Spartan-6系列FPGA封装2.Spartan-6系列引脚分配及功能详述Spartan
weixin_30398227·2020-08-07 19:55

常见IO接口标准之FPGA

现在项目使用的FPGA芯片为Spartan6系列，故参考的userguide为UG3
CAOXUN_FPGA·2020-08-07 11:35

xilinx_spartan6_io_电平读书笔记

FPGA的IO支持多种电平标准,但是其中用几点的概念比较模糊,在此特意记下:最近在用xilinx的spartan6与ARM进行通信，但是FPGA的逻辑电平是3.3V的LVTTL标准,而ARM输出的是1.8V
yijingjing17·2020-08-05 11:32

FPGA入门笔记三 RTL schematic验证你的RTL级设计

仍然使用开发板，SPARTAN6。难免有错，请不吝指正。串口程序比点灯要复杂，比起来做项目的程序简单很多。
yangshoub·2020-07-15 11:03

spartan6—clocking wizard_时钟输出接普通I/O口遇到的问题及解决方案

设计任务：调用spartan6—clockingwizard的IP核，完成时钟从100M到10M的转换开发环境：XP系统下编译环境：ISE12.2/SP3，ISE(XST)综合工具通过综合仿真环境：ISE12.2
zhenzhen90·2020-07-06 12:24

Spartan6 LX45上的(串口)UART+DDR3读写操作

XILINX公司率先在FPGA芯片中集成了MCB硬核，它可以支持到DDR3，对于用户控制接口以通用FIFO的读写方式，代替复杂的ddr2读写逻辑。以sram的地址映射方式代替复杂的行列地址选择。比如Spartan6FPGA芯片中集成了MCB硬核，它可以支持到DDR3。在Xilinx的开发工具XilinxISE中提供了MIGIP核，设计者可以用它来直接生成DDR3控制器设计模块，并通过MIG的GUI
xuanwo11·2020-07-06 09:27

Spartan6 pll输出时钟无法直接连接在IO引脚解决办法

原文地址：http://blog.sina.com.cn/s/blog_50363a790102w7xc.htmlhttps://www.cnblogs.com/geekite/p/5135470.html对于"clock_dedicated_route”错误原因有两种情况:就是有一个时钟你没有放到全局时钟或者局部时钟的引脚，布局的时候不能把它当作时钟分配资源。就是你想在IO上输出一个时钟信号，但
FPGA Learner·2020-07-05 04:48

FPGA调试网络的坑

这里写自定义目录标题FPGA调试以太网记录调试记录FPGA调试以太网记录手头有一块spartan6的FPGA开发板，附带有摄像头和LCD显示屏。
hangdong8765·2020-07-04 17:47

1、Vivado 安装及其破解

之前一直用ISE开发板，用经典的Spartan6芯片做开发，所以ISE安装
afishfly·2020-07-04 10:48

Verilog中的Timescale作用

再次犯下这样的错误，是因为在把代码从Altera的CycloneV移植到Xilinx的Spartan6上，我遇到了非常奇怪的问题：在modelsim下，对Xilinx平台下的代码进行功能仿真，发现工程中
a2102004335·2020-07-04 10:14

【Xilinx】【Spartan6】BUFG网络上的时钟信号如何通过普通IO输出

如需转载，请将下列字段一起转载。新浪海风博客http://blog.sina.com.cn/dingyunfeng声明：以下内容仅指XilinxSpartan6系列，其他FPGA并不一定适用。FPGA的设计中，时钟系统的设计极其重要，通常时钟信号会使用BUFG网络减少传输延迟，提高系统性能并增强系统的稳定性。在实际使用中，经常会遇到需要将某个BUFG上的时钟信号通过FPGA的普通IO输出。如果直接
yanglong890124·2020-07-04 03:48

FPGA读写Flash模块 Verilog程序设计

采用黑金Spartan6的开发板，板内的硬件电路设计如图电路严格按照datasheet的规定连接。
afishfly·2020-06-22 12:36

Xilinx FPGA常见配置模式总结

XilinxFPGA常见配置模式总结Spartan6系列FPGA常见的配置模式有5种，由模式输入管脚M1、M0决定。该5种模式详见下图。
CAOXUN_FPGA·2020-06-21 17:00

ERROR:Place:1136 - This design contains a global buffer instance…… non-clock load pins off chip

就是你想在IO上输出一个时钟信号，但是你没有采用正确的方法，如在Spartan6里面你必须用ODDR寄存器输出，而不能直接时钟赋到一个直接连接到IO的信号。解决方法如下：1. 最简单的就是直接
A风筝·2016-01-16 14:00

Spartan6系列之器件详细介绍、选型参考

      概述 　　Spartan6系列是一类低成本高容量的FPGA，采用45nm低功耗敷铜技术，能在功耗、性能、成本之间很好地平衡；Spartan6
·2015-11-05 08:45

Spartan6系列之Spartan6系列之芯片时钟资源深入详解

1.   时钟资源概述 　　时钟设施提供了一系列的低电容、低抖动的互联线，这些互联线非常适合于传输高频信号、最大量减小时钟抖动。这些连线资源可以和DCM、PLL等实现连接。 每一种Spartan-6芯片提供16个高速、低抖动的全局时钟资源用于优化性能；这些资源可以背Xilinx工具自动地使用，即使时钟频率相对较低，使用时钟资源来消除潜在的时序冒险仍然是十分重要的， 每一个
·2015-11-02 16:49

Spartan6系列之芯片配置模式详解

   配置概述 　　Spartan6系列FPGA通过把应用程序数据导入芯片内部存储器完成芯片的配置。
·2015-11-02 16:49

Spartan6系列之器件引脚功能详述

1.   Spartan-6系列封装概述 　　Spartan-6系列具有低成本、省空间的封装形式，能使用户引脚密度最大化。所有Spartan-6 LX器件之间的引脚分配是兼容的，所有Spartan-6 LXT器件之间的引脚分配是兼容的，但是Spartan-6 LX和Spartan-6 LXT器件之间的引脚分配是不兼容的。 表格 1Spartan-6系列FPGA封装 &nb
·2015-11-02 16:48

Spartan6系列之SelectIO深入详解及高级应用简介

1.      什么是I/O Tile？ 　　对Spartan-6系列FPGA来说，一个IO Tile包括2个IOB、2个ILOGIC、2个OLOGIC、2个IODELAY。     图 1Spartan-6系列IO Tile结构图   图 2Spartan-6 FPGA I/O Banks 1.1.&nb
·2015-11-02 16:47

Spartan6系列之GTP Transceiver的介绍与使用

对Spartan6系列而言，GTP
·2015-11-02 16:46

Spartan3硬件乘法器使用详解

明明FPGA已经自带了18*18位的硬件乘法器（大概总结了一下，Spartan6系列的硬件乘法器数量如图1所示，Spartan3的如图2所示），好多书籍却要花费较多经历来讲如何用HDL语言来实现乘法；这是一个非常复杂的过程
yuan1164345228·2015-11-01 10:00

[笔记]TB-6S-LX150T-IMG2_HWUserManual_1.02e实例讲解

2、设计环境（开发平台和环境介绍） （1）芯片的选择： Device : XC6SLX150T (Spartan6 FPGA) Sp
·2015-10-31 11:39

[笔记]Spartan6和Spartan3A

来源：http://bbs.ednchina.com/BLOG_ARTICLE_3003106.HTM Spartan6时钟资源管理介绍 1．注意时钟的输入与输出范围,所有应用不能超过范围.。
·2015-10-27 14:15

Xilinx Spartan6常用资源Verilog例化

1//DSP48A1:Inordertoincorporatethisfunctionintothedesign, 2//Verilog:thefollowinginstancedeclarationneedstobeplaced 3//instance:inthebodyofthedesigncode.Theinstancename 4//declaration:(DSP48A1_inst
绿羊·2015-10-02 20:00

[置顶] DSP( TMS320CC6455)和Xilinx FPGA （spartan6 100T）

对于FPGA选了 spartan6 系列的100T，带高速收发器，这个收发器主要是用来DSP和FPGA互相交互数据，这种接口类似PCIE,这种高速口，可达到上Gbit的速度，当芯片高端了以后，时钟也上去了
ywhfdl·2011-09-10 23:00
上一页 1 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他