E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
VITIS
如何用
Vitis
HLS 实现 OpenCV 仿真
这篇文章的基础是《Windows上快速部署VitisHLSOpenCV仿真库》,我们使用的版本是VitisHLS2022.2,其他版本BUG不清楚,目前已知2021版本有BUG,只能使用其他方式,本文不适合。这次选择中值滤波这个常规算法作为演示算法。算法原理算法原理很简单,我们先介绍均值滤波,因为线性滤波的基础是均值滤波,中值滤波是在这个基础上发展过来的。均值滤波图像均值滤波是一种基本的图像平滑处
碎碎思
·
2023-04-19 14:51
opencv
计算机视觉
人工智能
图像处理
yolov3 darknet模型转换为DPU xmodel模型
一、个人电脑或服务器安装
Vitis
-AIdocker镜像参考github仓库Installation确保已经安装了docker环境,并安装docker镜像dockerpullxilinx/
vitis
-ai-cpu
杨崟1019
·
2023-04-15 18:55
GPIO的认识
本文包含了
Vitis
使用LED灯示例笔记,FPGA端参考官方例程DDR配置:DDRConfiguration7020板子的DDR3MT41J256M16RE-125其中256M是,16指数据位宽,板子由
Curse of Knowledge
·
2023-04-14 07:37
fpga开发
在IMX8MM上实现RPMSG通讯
一、rpmsg-lite与open-amp的区别笔者曾在zynq7020中使用过RPMSG,7020为双核A9,实现双核通讯时采用open-amp实现(基于
vitis
提供的库函数),而在IMX8MM这里我们实现的是四核
banglezyl
·
2023-04-08 12:58
linux
【正点原子FPGA连载】第三十一章基于lwip的echo server实验 摘自【正点原子】DFZU2EG_4EV MPSoC之嵌入式
Vitis
开发指南
本章我们利用
VITIS
软件自带的lwIPEchoServer例程模板,初步了解lwip的使用。本章包括以下几个部分:3131.1简介31.2
正点原子
·
2023-04-03 03:54
正点原子
fpga开发
网络
tcp/ip
FPGA学习4-Vivado和
Vitis
学习
1、vivado上建立工程(FPGA学习3)2、点击“CreateBlockDesign”,创建一个Block设计,即图形化设计,弹出对话框名字Designname尽量简短,否则在Windows下编译会有问题。3、点击“+”(AddIP),搜索IP核,我的开发板是zynq,找到IP核后双击这个IP核,在左侧的窗口进入编辑,参考xilinx的ug1085。下面的配置是根据硬件原理图来设置。4、在I/
udddhu
·
2023-04-02 13:16
FPGA学习
fpga开发
学习
Vitis
安装及环境配置
Vitis
官方手册https://www.xilinx.com/html_docs/xilinx2020_1/
vitis
_doc/index.htmlXilinxDownloadscenterhttps
Tsien Wyhm
·
2023-04-01 16:16
ubuntu
fpga
ai
Vitis
2020.2加载老版本tcl文件
但是如果使用
vitis
2020.2去添加老版本的tcl文件会报错。解决办法:打开tcl文件,将版本相关的设置语句进行修改该使用的版本即可。
风间琉璃•
·
2023-03-12 23:09
ZYNQ
fpga开发
linux
fpga
pynq
【正点原子FPGA连载】第十一章PL SYSMON测量输入模拟电压 摘自【正点原子】DFZU2EG_4EV MPSoC之嵌入式
Vitis
开发指南
1)实验平台:正点原子MPSoC开发板2)平台购买地址:https://detail.tmall.com/item.htm?id=6924508746703)全套实验源码+手册+视频下载地址:http://www.openedv.com/thread-340252-1-1.html第十一章PLSYSMON测量输入模拟电压在“PSSYSMON测量温度电压实验”中,我们通过PS端SYSMON成功实现了
正点原子
·
2023-02-21 11:38
正点原子
fpga开发
【正点原子FPGA连载】第十二章PS端RTC中断实验 摘自【正点原子】DFZU2EG_4EV MPSoC之嵌入式
Vitis
开发指南
1)实验平台:正点原子MPSoC开发板2)平台购买地址:https://detail.tmall.com/item.htm?id=6924508746703)全套实验源码+手册+视频下载地址:http://www.openedv.com/thread-340252-1-1.html第十二章PS端RTC中断实验RTC(Real_TimeClock)是一种实时时钟模块,它为人们提供精确的实时时间,或者
正点原子
·
2023-02-21 11:38
正点原子
fpga开发
实时音视频
单片机
【正点原子FPGA连载】第十三章QSPI Flash读写测试实验 摘自【正点原子】DFZU2EG_4EV MPSoC之嵌入式
Vitis
开发指南
1)实验平台:正点原子MPSoC开发板2)平台购买地址:https://detail.tmall.com/item.htm?id=6924508746703)全套实验源码+手册+视频下载地址:http://www.openedv.com/thread-340252-1-1.html第十三章QSPIFlash读写测试实验PS的输入/输出外设(IOP)有两个具有不同功能特性和IO接口性能的QSPI控制
正点原子
·
2023-02-21 11:38
正点原子
fpga开发
【正点原子FPGA连载】第六章自定义IP核-呼吸灯实验 摘自【正点原子】DFZU2EG_4EV MPSoC之嵌入式
Vitis
开发指南
第六章自定义IP核-呼吸灯实验在Vivado软件中,我们可以很方便的通过创建和封装IP向导的方式来自定义IP核。自定义IP核可以定制化系统设计,以达到设计重用的目的,可以很大程度上简化系统设计和缩短产品上市的时间。本章我们将向大家介绍自定义IP核的方法。本章包括以下几个部分:66.1简介6.2实验任务6.3硬件设计6.4软件设计6.5下载验证6.1简介Xilinx官方为我们提供了非常丰富的IP核,
正点原子
·
2023-02-21 11:37
正点原子
fpga开发
tcp/ip
网络协议
【正点原子FPGA连载】第十章PS SYSMON测量温度电压实验 摘自【正点原子】DFZU2EG_4EV MPSoC之嵌入式
Vitis
开发指南
1)实验平台:正点原子MPSoC开发板2)平台购买地址:https://detail.tmall.com/item.htm?id=6924508746703)全套实验源码+手册+视频下载地址:http://www.openedv.com/thread-340252-1-1.html第十章PSSYSMON测量温度电压实验系统监视器(SystemMonitors)是MPSOC中用来测量电压和温度的模块
正点原子
·
2023-02-21 11:37
正点原子
fpga开发
【正点原子FPGA连载】第三章GPIO之EMIO按键控制LED实验 摘自【正点原子】DFZU2EG_4EV MPSoC之嵌入式
Vitis
开发指南
1)实验平台:正点原子MPSoC开发板2)平台购买地址:https://detail.tmall.com/item.htm?id=6924508746703)全套实验源码+手册+视频下载地址:http://www.openedv.com/thread-340252-1-1.html第三章GPIO之EMIO按键控制LED实验PS和外部设备之间的通信主要是通过复用的输入/输出(MultiplexedI
正点原子
·
2023-02-21 11:07
正点原子
fpga开发
单片机
嵌入式硬件
【正点原子FPGA连载】第四章GPIO之MIO按键中断实验 摘自【正点原子】DFZU2EG_4EV MPSoC之嵌入式
Vitis
开发指南
1)实验平台:正点原子MPSoC开发板2)平台购买地址:https://detail.tmall.com/item.htm?id=6924508746703)全套实验源码+手册+视频下载地址:http://www.openedv.com/thread-340252-1-1.html第四章GPIO之MIO按键中断实验中断是一种当满足要求的突发事件发生时通知处理器进行处理的信号。中断可以由硬件处理单元
正点原子
·
2023-02-21 11:07
正点原子
fpga开发
【正点原子FPGA连载】第五章AXI GPIO按键控制LED实验 摘自【正点原子】DFZU2EG_4EV MPSoC之嵌入式
Vitis
开发指南
1)实验平台:正点原子MPSoC开发板2)平台购买地址:https://detail.tmall.com/item.htm?id=6924508746703)全套实验源码+手册+视频下载地址:http://www.openedv.com/thread-340252-1-1.html第五章AXIGPIO按键控制LED实验在“EMIO按键控制LED实验”中,我们通过EMIO实现了PS端与PL端的交互,
正点原子
·
2023-02-21 11:07
正点原子
fpga开发
【正点原子FPGA连载】第七章程序固化实验摘自【正点原子】DFZU2EG_4EV MPSoC之嵌入式
Vitis
开发指南
第七章程序固化实验在前面的几个实验中,我们都是通过JTAG接口将FPGA配置文件和应用程序下载到MPSOC器件中。接下来我们将尝试把程序存储在非易失性存储器中,在上电或者复位时让程序自动运行,这个过程需要启动引导程序(BootLoader)的参与。BootLoader会加载FPGA配置文件,以及运行在ARM中的软件应用。本章包括以下几个部分:77.1简介7.2实验任务7.3硬件设计7.4软件设计7
正点原子
·
2023-02-21 11:07
正点原子
fpga开发
【正点原子FPGA连载】第八章UART串口中断实验 摘自【正点原子】DFZU2EG_4EV MPSoC之嵌入式
Vitis
开发指南
1)实验平台:正点原子MPSoC开发板2)平台购买地址:https://detail.tmall.com/item.htm?id=6924508746703)全套实验源码+手册+视频下载地址:http://www.openedv.com/thread-340252-1-1.html第八章UART串口中断实验我们在使用PS的时候,通常会添加UART控制器,用于打印信息和调试代码。除此之外,PS在和外
正点原子
·
2023-02-21 11:07
正点原子
fpga开发
单片机
嵌入式硬件
【正点原子FPGA连载】第九章定时器中断实验 摘自【正点原子】DFZU2EG_4EV MPSoC之嵌入式
Vitis
开发指南
1)实验平台:正点原子MPSoC开发板2)平台购买地址:https://detail.tmall.com/item.htm?id=6924508746703)全套实验源码+手册+视频下载地址:http://www.openedv.com/thread-340252-1-1.html第九章定时器中断实验MPSOC中PS部分包含许多不同类型的定时器,包括全局定时器、TTC定时器、系统看门狗定时器等。定
正点原子
·
2023-02-21 11:07
正点原子
fpga开发
单片机
嵌入式硬件
【正点原子FPGA连载】第一章Hello World实验 摘自【正点原子】DFZU2EG_4EV MPSoC之嵌入式
Vitis
开发指南
1)实验平台:正点原子MPSoC开发板2)平台购买地址:https://detail.tmall.com/item.htm?id=6924508746703)全套实验源码+手册+视频下载地址:http://www.openedv.com/thread-340252-1-1.html第一章HelloWorld实验“HelloWorld!”是各种编程语言中最简单,同时也是最经典的入门实验。因此,我们将
正点原子
·
2023-02-21 11:36
正点原子
fpga开发
【正点原子FPGA连载】第二章GPIO之MIO控制LED实验 摘自【正点原子】DFZU2EG_4EV MPSoC之嵌入式
Vitis
开发指南
第二章GPIO之MIO控制LED实验MPSOCPS中包含一组丰富的外设,如USB控制器、UART控制器、I2C控制器以及GPIO等等。他们提供了各种工业标准的接口,用于和外部设备进行通信。其中GPIO外设一般用于控制一些简单的外设,如LED和蜂鸣器,此时GPIO用作输出;也可以用于观测一些简单外设的状态,如按键,此时GPIO用作输入。GPIO可以通过MIO连接到PS端的引脚,也可以通过EMIO连接
正点原子
·
2023-02-21 11:36
正点原子
fpga开发
单片机
嵌入式硬件
【正点原子FPGA连载】第十四章SD卡读写TXT文本实验 摘自【正点原子】DFZU2EG_4EV MPSoC之嵌入式
Vitis
开发指南
1)实验平台:正点原子MPSoC开发板2)平台购买地址:https://detail.tmall.com/item.htm?id=6924508746703)全套实验源码+手册+视频下载地址:http://www.openedv.com/thread-340252-1-1.html第十四章SD卡读写TXT文本实验SD存储卡是一种基于半导体快闪记忆器的记忆设备。它具有体积小、传输速度快、支持热插拔等
正点原子
·
2023-02-21 10:02
正点原子
fpga开发
Vitis
的使用
1.
Vitis
概述
Vitis
是XilinxSDK的继任者,从Vivado2019.2开始启用。sdk是vivado的附属,而
vitis
地位和vivado相同,一个负责软件,一个负责硬件。
Alliawell
·
2023-02-03 09:16
如何使用
vitis
_历时5年
Vitis
正式面世,赛灵思转型软件平台公司
同时,还首度面向亚洲市场正式介绍了最新的
Vitis
统一软件平台(10月初在XDF美国站首次发布),并推出了针对AI和机器学习推理的统一软件平台——VitisAI。
weixin_39558391
·
2023-01-31 16:00
如何使用vitis
【教程】Xilinx Vivado/
Vitis
2020.1创建最简单的MicroBlaze工程运行Hello World C语言程序(不使用外部DDR3内存),并固化到SPI Flash
最后程序运行起来后,还要在
Vitis
里面将程序固化到SPIFlash中,断电再开机后也能启动运行。(关于带外部DDR3内存的工程的建法,请参阅https://blog.
巨大八爪鱼
·
2023-01-31 01:21
FPGA
FPGA
Xilinx
MicroBlaze
Vitis
固化
Xilinx
Vitis
2020.1修改工程占用的BRAM内存大小的方法
修改了代码后编译工程,有时会因为BRAM空间不足而编译失败,出现下面的错误提示:'Invoking:MicroBlazegcclinker'mb-gcc-Wl,-T-Wl,../src/lscript.ld-LE:/fpga_projects/test4/microblaze_test/export/microblaze_test/sw/microblaze_test/standalone_dom
巨大八爪鱼
·
2023-01-31 01:50
FPGA
FPGA
Vitis
BRAM
Microblaze
Xilinx
基于Xilinx ZYNQ和7 Serises FPGA的MIPI DPHY 接口实现分享
在软件支持上,Xilinx在高版本的Vivado(
Vitis
)上开放了MIPIDPHYIP,但是这个IP可能用起来有诸多的限制,比如说,不可以动
_Hello_Panda_
·
2023-01-24 15:02
xilinx随笔
ZYNQ
MIPI
D-PHY
DPHY
【正点原子FPGA连载】第八章使用
Vitis
开发Linux应用摘自【正点原子】DFZU2EG_4EV MPSoC之嵌入式Linux开发指南
id=6924508746703)全套实验源码+手册+视频下载地址:http://www.openedv.com/thread-340252-1-1.html第八章使用
Vitis
开发Linux应用上一章我们学习了在
正点原子
·
2022-12-31 13:27
正点原子
linux
fpga开发
运维
Vitis
-AI 量化编译Yolov5并部署至ZCU104(Pytorch框架)
Vitis
-AI使用记录:(记录一下使用
vitis
-ai过程中遇到的坑)1、我们使用的是pytorch框架的yolo模型,在使用
vitis
-ai量化前根据指导手册,要安装vai_q_pytorch,但是需要注意
山东大学RISC-V芯片研究实验室
·
2022-12-27 21:50
fpga开发
Vitis
-AI量化编译YOLOv5(Pytorch框架)并部署ZCU104(三)
文章目录文章目录前言一、YOLO进行道路车辆检测二、将SGBM算法与目标检测融合1、原理2、双目标定3、生成深度图4、计算距离总结前言前面两篇文章已经实现了yolo在ZCU104的部署,下面放一段yolo进行路面车辆检测的实例视频,并且本文还融合了SGBM算法进行双目测距。先将结果放在最前面,第一个是单纯目标检测,第二个视频是sgbm+目标检测yolo部署zcu104路面检测视频双目测距和目标检测
小苏同学-
·
2022-12-27 21:18
Vitis-Ai部署全过程
fpga开发
人工智能
深度学习
Vitis
(06) DPU Configuration
主要参考文档为pg338,"DPUCZDX8GforZynqUltraScale+MPSoCsProductGuide"DPU配置文件对DPU配置的描述在
Vitis
工程中,以本系列使用的
Vitis
工程路径为例
Wei.Studio
·
2022-12-18 02:50
Vitis
AI
神经网络
VitisAI(05)
Vitis
Flow
本文承接VitisAI(04)PetaLinuxFlow,介绍使用Xilinx的
Vitis
工具利用Vivado生成的design_1_wrapper.xsa文件以及PetaLinux编译的rootfs和内核镜像
Wei.Studio
·
2022-12-18 02:19
Vitis
AI
大数据
手把手教你在Ubuntu22.04 上安装 Vivado、HLS、
Vitis
2022.2版本
文章目录1Vivado22.2和HLS22.2安装下载安装包执行.bin文件开始安装命令配置启动问题2
Vitis
22.2安装3卸载Xilinx我是雪天鱼,一名FPGA爱好者,研究方向是FPGA架构探索和数字
雪天鱼
·
2022-12-09 10:10
开发环境搭建笔记
fpga开发
ZCU102基于Petalinux挂载NVMe SSD
环境说明:1.Ubuntu系统18.04.42.开发环境三贱客:Vivado2020.2+Petalinux2020.2+
Vitis
2020.23.开发板:XilinxZCU1024.SSD:PCIe-M
kios
·
2022-12-08 18:01
Xilinx
fpga
linux
nvme
FPGA 编程三大范例
注释:本文节选自赛灵思《
Vitis
高层次综合用户指南(UG1399)》v2021.2,仅作为个人学习记录之用,侵删。
芯选
·
2022-12-04 03:01
高层次综合
HLS
FPGA编程
Verilog
VHDL
对话 | 2021赛灵思全球自适应计算挑战赛大数据分析获奖者-用硬件实现的哈希算法
自适应挑战赛2021赛灵思自适应计算挑战是一场含金量极高的国际性竞赛,是开发者综合运用AMD赛灵思的自适应计算平台与Vivado®ML、
Vitis
™统一软件平台和VitisAI开发环境,开发创新应用,解决现实问题的一次邀请赛
EDA365电子论坛
·
2022-12-02 16:49
器件工程
EMC
PCB
数据分析
人工智能
数据挖掘
Vitis
-AI量化编译YOLOv5(Pytorch框架)并部署ZCU104(二)
系列文章目录第一章
Vitis
-AI量化编译YOLOv5(Pytorch框架)并部署ZCU104(一)第二章
Vitis
-AI量化编译YOLOv5(Pytorch框架)并部署ZCU104(二)目录系列文章目录前言一
小苏同学-
·
2022-11-30 18:38
Vitis-Ai部署全过程
fpga开发
人工智能
pytorch
深度学习
Vitis
软件平台安装
安装要求
Vitis
™软件平台由适用于交互式工程开发的集成设计环境(IDE)和适用于脚本化或手动应用开发的命令行工具组成。
芯选
·
2022-11-30 08:23
fpga开发
Vitis
Vitis
AI
软件平台
软件仿真
Yolov4部署到ZYNQ系列4-网络地址调整和部署
文章目录前言一、笔记本上的步骤二、开发板上的步骤三、部署四、总结前言本文参照上一节的工作,使用VitisAI-1.4与
Vitis
-AI2.5的工具得到的量化和编译,在开发板上部署。
Dentionmz
·
2022-11-29 09:59
Yolov4与ZYNQ
服务器
Vitis
_米联客开发板MZU07_7EG上手_1
诉求/目的:FPGA实现算法硬件加速,
Vitis
编码--程序调试、性能分析、固化--导出到SD卡--开发板运行算法。
元气少女缘结神
·
2022-11-29 09:23
FPGA
fpga开发
Xilinx
Vitis
学习-ug1393
大家可以看看:AI芯片杂谈-2022年-吴建明wujianming-博客园xilinx:xilinx推出了针对ACAP自适应加速卡的设计流程机器学习和数据科学-VersalACAP设计流程还有开发环境
Vitis
元气少女缘结神
·
2022-11-29 09:53
FPGA
fpga开发
ZYNQ 串口打印输出——FPGA
Vitis
篇
文章目录1.Vivado工程的建立2.
Vitis
(SDK)工程的建立和调试3.下载程序至开发板4.工程源码下载ZYNQ芯片主要由PS端(ARM处理器)和PL端(FPGA逻辑单元)组成,因此ZYNQ芯片结合了
BIGMAC_1017
·
2022-11-24 00:36
FPGA
fpga
arm
verilog
Vitis
AI 工具概述
深度学习处理器深度学习处理器(DPU)是一个专为深度神经网络而优化的可编程引擎。它由一组可参数化的IP核组成,这些IP核在硬件上预实现,且无需布局布线。其设计主旨是为了帮助各种计算机视觉应用中广泛采用的深度学习推断算法实现计算工作负载加速,适合的应用包括图像/视频分类、语义分段以及目标检测/追踪。DPU随VitisAI专用指令集一起发布,从而促进深度学习网络的有效实现。高效的张量层指令集旨在支持并
芯选
·
2022-11-23 11:52
人工智能
fpga开发
Vitis
Vitis
AI
加速器卡
build
vitis
-ai-gpu docker镜像
由于dockerhub里只有
vitis
-ai的cpu版本镜像可以直接通过pull命令倒入,但是一些程序运行还是需要gpu版本,因此需要自己buildvitis-ai-gpu。
请教我DM1
·
2022-11-23 11:52
人工智能
docker
容器
Yolov4部署到ZYNQ系列3-模型转换、量化和编译
文章目录前言一、模型转换二、量化和编译环境部署1.docker环境的反复试探和安装失败的原因2.虚拟机上安装docker环境三、量化和编译总结前言本文参照上一节的工作,使用VitisAI-1.4与
Vitis
-AI2.5
Dentionmz
·
2022-11-23 11:51
Yolov4与ZYNQ
docker
容器
运维
【
vitis
-ai docker_gpu 国内编译教程】
@
vitis
-aidocker_gpu国内编译教程欢迎来到恒殿您好!欢迎来到恒殿分享。docker的安装步骤一步骤二如果新安装的系统或者没有安装docker就直接选择步骤一中的官方脚本安装方式。
恒殿
·
2022-11-23 11:21
人工智能
github
linux
docker
arm
Vitis
-AI 的量化实例
量化的两个文件input_fn.py#fromresnet_v1_50_preprocessingimport*#defeval_input(iter,eval_image_dir,eval_image_list,class_num,eval_batch_size):#images=[]#labels=[]#line=open(eval_image_list).readlines()#forind
人工智能和FPGA AI技术
·
2022-11-23 11:50
FPGA
Xilinx
tensorflow
Vitis
-AI在生成量化模型报错 NotImplementedError
Vitis
-AI在生成量化模型报错Traceback(mostrecentcalllast):File"generate_model.py",line191,inrun_main()File"generate_model.py
·空感自诩”
·
2022-11-23 11:19
FPGA-AI
cnn
目标检测
人工智能
Vitis
-AI无法使用30系显卡训练的妥协方案
故事背景
VItis
-AI更新了2.0,增加了对30系显卡的支持,但是VCK5000-es1卡却并不在
VItis
-AI2.0的支持列表中,这一度让我非常恼火。因为自己买的就是30系显卡。
·空感自诩”
·
2022-11-23 11:19
本科深度学习开发经验和工具
FPGA-AI
python
计算机视觉
fpga开发
vitis
-ai-gpu FPGA实现部分
来源:目前我们的板子是1.3版本2020.12a.几个代码教程:https://github.com/Xilinx/
Vitis
-In-Depth-Tutorial/tree/master/Machine_Learning
文鸿wow
·
2022-11-23 11:18
FPGA
上一页
1
2
3
4
5
下一页
按字母分类:
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他