MicroBlaze

microblaze使用

前阵子LD要求，做一个项目的microblaze部分。
HandsomeDr·2024-08-31 00:54

（电工基地笔记）Vivado 2014.2 validation fails[IP_Flow 19-3478]

错误背景：为microblaze添加AXI4外设（IP核）出现错误错误信息：[IP_Flow19-3478]Validationfailedforparameter'MyM00_A00_ADDR_WIDTH
Peter_hust·2024-02-10 09:41

【Xilinx UG 学习】Microblaze

ug984>Microblaze最大主频
hcoolabc·2024-02-08 03:31

【XILINX】Vivado - 严重警告：[Vivado 12-1411] Cannot set LOC property of ports, The pin ~ 无法设置端口的 LOC 属性

项目场景：尝试在VCU108板上实现MicroBlaze系统，但我在时钟系统方面遇到了问题。问题描述我已将时钟向导设置为在单端运行模式输入时钟中具有自定义板接口。
神仙约架·2024-01-14 06:11

CoaXPress HOST IP Core Microblaze Standalone Demo

目录Hello-FPGACoaXPress2.0HostFPGAIPCoreDemo41说明42设备连接53VIVADOFPGA工程64SDK工程9图1‑1VIVADO工程目录结构4图1‑2SDK工程目录结构4图2‑1ZCU102结构图5图2‑2ZCU102UART接口6图3‑1VIVADO工程6图3‑2CPU控制器7图3‑3CXPIP实例化7图3‑4均衡器芯片配置IP8图4‑1CXPDemoSD
Hello-FPGA·2024-01-04 19:45

vivado sdk mem超出

DescriptionResourcePathLocationTyperegion`microblaze_0_local_memory_ilmb_bram_if_cntlr_Mem_microblaze
花椒且喵酱·2023-12-19 12:16

【【FPGA 之 MicroBlaze XADC 实验】】

FPGA之MicroBlazeXADC实验VivadoIP核提供了XADC软核，XADC包含两个模数转换器（ADC），一个模拟多路复用器，片上温度和片上电压传感器等。我们可以利用这个模块监测芯片温度和供电电压，也可以用来测量外部的模拟电压信号。7系列的XADCIP核包括两个12位的模数转换器，转换速率可以达到1MSPS（每秒一百万次采样）。它带有片上温度和电压传感器，可以测量芯片工作时的温度和供电
ZxsLoves·2023-12-06 12:12

【【FPGA 之 MicroBlaze 自定义IP核 之 呼吸灯实验】】

FPGA之MicroBlaze自定义IP核之呼吸灯实验通过创建和封装IP向导的方式来自定义IP核，支持将当前工程、工程中的模块或者指定文件目录封装成IP核，当然也可以创建一个带有AXI4接口的IP核，用于
ZxsLoves·2023-12-04 19:21

【【水 MicroBlaze 最后的介绍和使用】】

水MicroBlaze最后的介绍和使用我对MicroBlaze已经有了一个普遍的理解了现在我将看的两个一个是AXI4接口的DDR读写实验还有一个是AXIDMA环路实验虽然是水文但是也许能从中得到一些收获第一个是
ZxsLoves·2023-12-04 19:21

【【Micro Blaze 的 最后补充 与 回顾 】】

MicroBlaze的最后补充与回顾MicroBlaze最小系统以MicroBlaze为核心、LocalMemory（片上存储）为内存，加上传输信息使用的UART串口就构成了嵌入式最小系统。
ZxsLoves·2023-12-04 07:21

【【FPGA中断的介绍附上 上个MicroBlaze 代码的解析】】

FPGA中断的介绍附上上个MicroBlaze代码的解析我们先附带上上一节MicroBlaze的blockdesign结构和代码本次实验参考自正点原子达芬奇开发板MicroBlaze开发我们可以看出我们圈画了一个中断控制器
ZxsLoves·2023-12-01 16:40

【【FPGA 之Micro Blaze的串口中断实验】】

FPGA之MicroBlaze的串口中断实验我们在使用MicroBlaze进行嵌入式系统设计的时候，通常会用到AXIUartliteIP核与外部设备通信。
ZxsLoves·2023-12-01 16:40

【【Micro Blaze按键中断实验】】

MicroBlaze按键中断实验中断是一种当满足要求的突发事件发生时通知处理器进行处理的信号。中断可以由硬件处理单元和外部设备产生，也可以由软件本身产生。
ZxsLoves·2023-12-01 16:10

【【FPGA的 MicroBlaze 的 介绍与使用 】】

FPGA的MicroBlaze的介绍与使用可编程片上系统（SOPC）的设计在进行系统设计时，倘若系统非常复杂，采用传统FPGA单独用Verilog/VHDL语言进行开发的方式，工作量无疑是巨大的，这时调用
ZxsLoves·2023-12-01 16:30

NEXYS A7开发板（Xilinx Aritx-7）使用Microblaze操作读写FLASH

首先吐槽一下，Microblaze核的资料太有限，虽然这个核其实性能还可以，但无奈是用的人太少了。CPU这种东西，就是用的人多了，软件资源才能丰富。
lyfwill·2023-11-26 13:54

Xilinx 产品制程工艺

A–45nm供货至2030年Sparton6xx提供卓越的连接功能，例如高逻辑引脚比、小尺寸封装、MicroBlaze™软处理器，以及多种受支持的I/O协议。
hcoolabc·2023-11-08 08:46

Xilinx Kintex-7 FPGA视频案例|HDMI_capture_display案例

XilinxKintex-7FPGA视频案例|HDMI_capture_display案例本文主要介绍基于FPGA+MicroBlaze裸机的视频开发案例的使用说明，适用开发环境：Windows7/1064bit
Tronlong创龙·2023-11-02 05:03

移植FreeRTOS到 Xilinx ZYNQ Microblaze IP核

1，运行环境vivado2019.2，win10,ZYNQ7000系列2，FreeRTOS官网源码下载https://www.freertos.org/,3，FreeRTOS是一个迷你的实时操作系统内核。作为一个轻量级的操作系统，功能包括：任务管理、时间管理、信号量、消息队列、内存管理、记录功能、软件定时器、协程等，可基本满足较小系统的需要。由于RTOS需占用一定的系统资源(尤其是RAM资源)，只
寒听雪落·2023-10-29 21:38

XILINX XC7A200T-2FBG676C PLC可编程逻辑控制器

该系列具有MicroBlaze™软处理器，支持1066Mb/sDDR3，是成本和功耗敏感应用的最佳选择，例如软件定义无线电，机器视觉相机，低端
深圳市泰凌微电子·2023-10-27 20:18

Xilinx MicroBlaze定时器中断无法返回主函数问题解决

最近在使用Xilinx7系列FPGAXC7A100T时，运行MicroBlaze软核处理器，添加了AXITIMERIP核，并使能定时器溢出中断，发现定时器触发中断后，无法返回主函数的问题，最后发现修改编译器优化等级就正常了
whik1194·2023-10-26 11:49

整理——xilinx FPGA 在线升级

一：xilinxFPGA在线升级方案：（系统搭建：MicroBlaze软核处理器，uart控制器，Axi-lite-user用户通信接口，MIGDDR3控制器，中断控制器等，以太网控制器）1.跑一个microblaze
燎原星火*·2023-10-24 04:24

MicroBlaze软核扩大内存的方法

在AddressEditor中可以直接在下拉框中选择内存空间的大小，前提是，分配的内存空间大小为2的幂次方如果需要的内存空间不是2的幂次方的话，可以通过设置LMB的数目，手动添加bram_ctrl和lmb_bram来实现
山音水月·2023-10-05 06:10

基于TI Sitara系列AM5728工业开发板——FPGA视频开发案例分享

前言31cameralink_display案例41.1案例功能41.2操作说明41.3关键代码(MicroBlaze)111.4Vivado工程说明161.5模块/IP核配置20前言本文主要介绍FPGA
Tronlong创龙·2023-10-02 09:43

在FPGA上快速搭建以太网

为此，我们将使用MicroBlaze作为主CPU运行其应用程序。LWIP是使用裸机设计以太网的良好起点，在此基础上我们可以轻松调整软件应用程序以提供更详细的应用程序。
碎碎思·2023-09-10 16:10

BlockRAM地址冲突问题

文章目录问题描述使用情境问题分析UG参考问题描述下午在调试FPGA时，遇到一个问题：无法向RAM中写值（读出的值是旧值,不是新写入的值）使用情境TDP_RAM的A、B端口均是write_first模式，通过MicroBlaze
山音水月·2023-09-02 03:44

安装mkimage工具，解决报错“Invalid CPU Type - valid names are:”

问题前两天在编译博雅芯片厂商提供的内核时，总是无法编译通过，试了好几次都提示如下错误：InvalidCPUType-validnamesare:alpha,arm,x86,ia64,m68k,microblaze
wkd_007·2023-07-17 13:25

microblaze生成download.bit 报错：Program FPGA failed Reason： couldn‘t open......

报错信息：couldn’topen“E:/Xilinx_Project/……/……/…….sdk/top_wrapper_hw_platform_0/download.bit”:nosuchfileordirectory[Updatemem57-153]FailedtoupdatetheBRAMINITstringsforE:\Xilinx_Project\……\……\…….sdk\……\Debu
RyanLee90·2023-07-15 16:07

MicroBlaZe 相关知识点

3.MicroBlaZe的输入时钟（mig输出的时钟频率一般小于200MHZ）。5.SDK里面会有个串口terminal可以显示打印信息。4A.在rootloader工程下blconfig.
燎原星火*·2023-07-14 22:25

MicroBlaze系列教程（10）：AXI_HWICAP的使用

文章目录@[toc]1.AXIHWICAP简介2.MicroBlaze硬件配置3.常用函数4.使用示例1：读取IDCODE5.使用示例2：从指定地址重新配置6.参考资料本文是XilinxMicroBlaze
whik1194·2023-07-14 05:46

MicroBlaze Processor hello world实验

MicroBlazeProcessorhelloworld实验实验目的搭建microblaze工程，通过串口打印helloworld，了解microblaze的使用，加深对FPGA硬件和软件开发的理解。
weixin_45090728·2023-06-23 01:06

AMBA协议AXI-Lite（AXI-Lite从机代码板级验证）

在前一章中我们已经完成了从机接口模板代码的设计；在本篇中，我们将对设计的从机代码进行板级验证；一、环境  验证FPGA选用Xilinx的Zynq7000，基于Vivado平台进行；  认证过程将采用软硬协同验证，其中内核为MicroBlaze
PPRAM·2023-04-18 18:12

Verilog和VHDL的混合使用

Xilinx的Microblaze处理器就是一个这样的例子，其多数外设采用VHDL编写，需要集成进Verilog项目中。Xilinx的XST综合
FPGA技术联盟·2023-04-18 01:10

MicroBlaze系列教程（8）：AXI_CAN的使用

文章目录@[toc]CAN总线概述AXI_CAN简介MicroBlaze硬件配置常用函数使用示例波形实测参考资料工程下载本文是XilinxMicroBlaze系列教程的第8篇文章。
whik1194·2023-04-09 09:14

Xilinx FPGA Multiboot设计与实现（Spartan-6和Kintex-7为例）

Golden镜像和Multiboot镜像简介3.ISE环境下实现（XC6SLX9）4.Vivado环境下实现（XC7K325T）5.Golden镜像Header分析6.参考资料7.示例工程ISE、Vivado、MicroBlaze
whik1194·2023-04-09 09:14

microblaze+yt8511 1000M网调试记录

system.mss下修改网卡模式为temac_adapter_options设置为1000Mbps,其他不用修改。首先，我们需要弄清楚，当以太网显示连接为1Gbps，它代表了什么？从百兆以太网开始，考虑到要兼容先前的十兆标准，引入了Auto-Negotiation的功能。也就是说，当你用网线连接两个以太网接口的时候，两个接口可以根据提前定义好的握手协议，协商到他们之间连接所能达到的最大速度，这个
wu051778·2023-04-08 10:58

基于Kintex-7 325T的32通道高速TDC演示方案

K732D在单片K7325T上集成了33路时间戳单元、一个Microblaze微控制器、128KBBlockSRAM、自校准模块、时间戳解析、时差计算模块以及用于测试的脉冲序列产生模块。K73
SeruTek_TDC_IP_Core·2023-04-02 12:40

Zynq非VDMA方案实现视频3帧缓存输出，无需SDK配置，提供工程源码和技术支持

目录1、前言2、VDMA的不便之处3、FDMA取代VDMA实现视频缓存输出4、Vivado工程详解5、上板调试验证并演示6、福利：工程代码的获取1、前言对于Zynq和Microblaze的用户而言，要想实现图像缓存输出
9527华安·2023-02-21 08:25

Zynq非Video Mixer方案实现视频叠加输出，无需SDK配置，提供工程源码和技术支持

实现视频叠加输出4、Vivado工程详解5、上板调试验证并演示6、福利：工程代码的获取1、前言关于Zynq使用VideoMixer方案实现视频叠加输出方案请参考点击查看：VideoMixer方案对于Zynq和Microblaze
9527华安·2023-02-21 08:25

Microblaze程序固化流程

问题描述：论坛经常有人问关于microblaze程序固化在SPIFLASH中的问题，虽然网上有很多的关于SDK程序固化的教程，但是其实没有说清楚xilinxFPGA不同型号的SDK程序固化其实是有不一样的地方的
ARCW·2023-01-31 02:22

MicroBlaze系列教程（2）：AXI_INTC的使用

文章目录@[TOC]AXI_INTC简介常用函数使用示例参考资料工程下载本文是XilinxMicroBlaze系列教程的第1篇文章。AXI_INTC简介AXI_INTC中断控制器用于将多路中断信号按照优先级输出一路给处理器，支持AXI4-Lite总线，最多支持32个中断输入，中断输入可配置为边沿触发或电平触发，中断输出可配置为边沿或电平输出，支持级联模式。本篇文章介绍如何基于AXI_INTC来实现
whik1194·2023-01-31 02:50

MicroBlaze系列教程（3）：AXI_TIMER的使用

文章目录@[toc]AXI_TIMER简介常用函数使用示例参考资料工程下载本文是XilinxMicroBlaze系列教程的第3篇文章。AXI_TIMER简介AXI_TIMER支持两路可编程32位计数器，可以配置为中断、捕获、PWM模式，两个32位计数器可以级联为一个64位计数器。IP核支持的最高频率：常用函数//定时器初始化int
whik1194·2023-01-31 02:50

MicroBlaze系列教程（1）：AXI_GPIO的使用

文章目录@[toc]简介常用函数使用示例参考资料工程下载本文是XilinxMicroBlaze系列教程的第1篇文章。简介AXIGPIO是基于AXI-lite总线的一个通用输入输出IP核，可配置为一个或两个通道，每个通道32位，每一位可以通过SDK动态配置成输入或输出方向，支持中断请求，配合中断控制器IP可实现外部中断触发。不同系列FPGA所支持的最高频率：官方使用示例：xgpio_intr_tap
whik1194·2023-01-31 02:20

vivado中交织模块_在嵌入式设计中使用MicroBlaze（Vivado版本）(转）

一、MicroBlaze处理器设计介绍(略)二、创建带有MicroBlaze处理器的IP设计使用Vivado进行MicroBlaze设计和使用ISE有很大的不同。
weixin_39759155·2023-01-31 02:43

在嵌入式设计中使用MicroBlaze（Vivado版本）

原文Xilinx官方文档《ug898-vivado-embedded-design》第三章一、MicroBlaze处理器设计介绍（略）二、创建带有MicroBlaze处理器的IP设计使用Vivado进行
weixin_33963594·2023-01-31 02:41

Microblaze添加自定义IP核，挂AXI总线实现SSD1306 OELD驱动

Microblaze添加自定义IP核，挂AXI总线，SSD1306OELD驱动前言本着好好学习，认真负责的态度，我计划在空闲时间把自己用到的一些模块的使用方法与心得总结下与大家分享下，技术交流的同时共同进步
NjustMEMS_ZJ·2023-01-31 02:09

关于MicroBlaze软核固化的方法

笔者在上个项目用到了MicroBlaze软核，最后在固化程序的时候遇到了一些问题，后来用下面的方式基本每次都能固化成功，下面和大家分享一下。
刘小奔儿·2023-01-31 01:04

Xilinx K7_Microblaze的Tmrintc定时器中断使用（ISE14.7）

在软核中加入Axi_timer和Axi_intc的IP核，然后完成连线，axi_intc的中断信号要接到软核的中断引脚上。axi_timer的中断信号要和axi_intc的中断信号相连，这样才能保证定时器中断的触发。注意，axi_intc的Intr引脚是一个输入类型的信号，代表从外部接收到的中断触发信号，这个信号与Axi_timer的中断输出相连，使得定时器溢出时，触发中断。分别在XPS中进行De
Dayana_·2023-01-31 01:04

【Xilinx AX7103 MicroBalze学习笔记6】MicroBlaze 自定义 IP 核封装实验

目录实验任务实验框图创建自定义IP封装IPIP封装界面配置硬件设计（Vivado部分）BlockDesign搭建添加IP库约束文件软件设计（SDK部分）往期系列博客实验任务本节介绍基于MicroBlaze
Linest-5·2023-01-31 01:56

【教程】Xilinx Vivado/Vitis 2020.1创建最简单的MicroBlaze工程运行Hello World C语言程序（不使用外部DDR3内存），并固化到SPI Flash

本教程以米联客XC7A35TFGG484-2开发板为例，详细讲解一下用XilinxVivado2020.1创建MicroBlaze软核工程，然后再用XilinxVitis2020.1建立HelloWorldC
巨大八爪鱼·2023-01-31 01:21

Xilinx Microblaze使用

作者QQ群：852283276微信：arm80x86微信公众号：青儿创客基地B站：主页https://space.bilibili.com/208826118参考UtilizingPSmemorytoexecuteMicroblazeapplicationonZynqUltrascale聊一聊如何实现XilinxMicroblazeBootloaderxilinxvivado烧录microblaz
三遍猪·2023-01-31 01:51
上一页 1 2 3 4 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他