E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
Verilog代码规范
数字IC题目收集
myhhhhhhhh的博客-CSDN博客数字IC笔试_狗哥天下第一的博客-CSDN博客数字IC笔试题集锦_爱吃蛋挞的Dolly的博客-CSDN博客IC笔试_acmgotoac的博客-CSDN博客System
Verilog
weixin_52831848
·
2023-10-13 03:02
fpga开发
面试
IC手撕代码--数字电子时钟设计
一、题目描述基于f=100Hz的Clock设计一个数字时钟，用
Verilog
实现，产生时、分、秒的计时。分析：前提，首先将100hz倍频为1hz的时钟，这样一拍就是1s了。
上园村蜻蜓队长
·
2023-10-13 03:56
数字IC面试
面试
fpga开发
数字前端设计
数字IC
FPGA/数字IC实用笔试面试刷题汇总
（1）HDLBits：
Verilog
基础题比较多，题量大，波形对比比较好用，全部是
Verilog
编程，适合初学者锻炼代码编程能力（题目全是英文版的）；https://hdlbits.01xz.net/wiki
DengFengLai123
·
2023-10-13 03:54
2023届秋招
fpga
芯片
面试
数字IC
FPGA数字IC的
Verilog
刷题解析基础版03——奇偶校验（奇偶检测）
1.题目用
verilog
实现对输入的32位数据进行奇偶校验，根据sel输出校验结果（sel=1输出奇校验，sel=0输出偶校验）。
DengFengLai123
·
2023-10-13 03:54
2023届秋招
Verilog
fpga开发
芯片
面试
笔试面试
verilog
总结之java
代码规范
（一）——注释规范、IDEA类和方法注释模板设置
最近新团队需要需要整一套适合java
代码规范
，基于阿里java开发手册规范一下
代码规范
。
IManiy
·
2023-10-13 02:42
IntelliJ
IDEA
java及javaweb
intellij-idea
代码规范
java
假如
代码规范
是法律你可能还缺代码道德
一般来说，
代码规范
是一个企业每个开发人员都必须遵循的规定，发布前会有统一代码自动检测，违反任何一条都不允许发布。
方雲
·
2023-10-13 02:07
【
verilog
学习23】HDLBits：Circuits_Sequential Logic_Finite State Machines
【HDLBits】Circuits_SequentialLogic_FiniteStateMachinesIFSM1(asynchronousreset)(Fsm1)1.代码编写2.提交结果3.题目分析IIFSM1(synchronousreset)(Fsm1s)1.代码编写2.提交结果3.题目分析IIIFSM2(asynchronousreset)(Fsm2)1.代码编写2.提交结果3.题目分析
ss_sookie
·
2023-10-13 01:51
学习
fpga开发
HDLBits：在线学习
Verilog
（二十六 · 127-130)
zhuanlan.zhihu.com/c_1131528588117385216本系列文章将和读者一起巡礼数字逻辑在线学习网站HDLBits的教程与习题，并附上解答和一些作者个人的理解，相信无论是想7分钟精通
Verilog
数字积木
·
2023-10-13 01:20
状态机
人工智能
编程语言
xhtml
ai
Verilog
HDLbits:Lemmings3（Moore型有限元状态机）
题目Inadditiontowalkingleftandright,Lemmingswillfall(andpresumablygo“aaah!”)ifthegrounddisappearsunderneaththem.Inadditiontowalkingleftandrightandchangingdirectionwhenbumped,whenground=0,theLemmingwillf
fanyuandrj
·
2023-10-13 01:18
HDLbits
fpga
verilog
Verilog
HDLbits:Lemmings4（Moore型有限元状态机）
题目AlthoughLemmingscanwalk,fall,anddig,Lemmingsaren’tinvulnerable.IfaLemmingfallsfortoolongthenhitstheground,itcansplatter.Inparticular,ifaLemmingfallsformorethan20clockcyclesthenhitstheground,itwillsp
fanyuandrj
·
2023-10-13 01:18
HDLbits
fpga
verilog
学习计划
学习网站：菜鸟教程学习目标：HTML+CSS+JS基础2018.04.02学习CSS3字体学习JavaScript作用域2018.04.03学习CSS3完成学习JavaScript
代码规范
2018.04.04
Liuny
·
2023-10-13 01:10
简易DDS信号发生器记录
简易DDS信号发生器学习资料：野火升腾Pro《FPGA
Verilog
开发实战指南——基于XilinxArtix7》2021.11.161.理论知识DDS是直接数字式频率合成器（DirectDigitalSynthesizer
yan__sha
·
2023-10-12 22:17
FPGA学习笔记
fpga开发
异步FIFO——结构、
Verilog
代码实现与仿真
1.FIFO简介 FIFO（FirstInFirstOut）是一种先进先出的数据缓冲器，它与普通存储器的区别是没有外部读写地址线，这样使用起来非常方便。但缺点是只能顺序写入数据、顺序读出数据，其数据地址由内部读写指针自动加1完成，不能像普通地址线那样自动寻址。用途1：\color{gold}{用途1：}用途1： 异步时钟之间的接口电路（在现代集成电路芯片中，随着设计规模的不断扩大，系统中往往含
wulsong
·
2023-10-12 13:42
IC_basic
verilog
Verilog
功能模块——标准FIFO转FWFT FIFO
前言在使用FIFOIP核时，我更喜欢使用FWFT(FirstWordFirstThrough)FIFO而非标准FIFO，FWFTFIFO的数据会预先加载到dout端口，当empty为低时数据就已经有效了，而rd_en信号是指示此FIFO更新下一个数据，这种FWFTFIFO的读取延时是0。无需关心读延时使得读端口的控制变得非常简单，所以，我自编的一些模块均使用了FWFTFIFO的读端口作为接口。但是
徐晓康的博客
·
2023-10-12 13:08
Verilog
Verilog
FPGA
功能模块
FIFO
标准FIFO
异步FIFO
本文参考：面试——异步FIFO详解关于异步FIFO设计，这7点你必须要搞清楚【CDC系列】跨时钟域处理（一）同步器02【
Verilog
实战】异步FIFO设计（附源码RTL/TB）1、异步FIFO简介
PINKPIG2567
·
2023-10-12 13:59
Verilog实战练习
verilog
异步FIFO
数字IC笔面常考，跨时钟域神器。——异步FIFO（简介及手撕代码）
异步FIFO写在前面的话异步FIFO相关知识点FIFO简介FIFO结构应用场景（来源小梅哥《FPGA系统设计与验证实战指南》章节4.4）相关参数异步FIFO内部组成异步FIFO的
Verilog
代码（强烈建议手敲
IC_Brother
·
2023-10-12 13:28
数字IC设计
fpga开发
Verilog
功能模块——异步FIFO
前言FIFO的功能FIFO在FPGA中应用很多，它主要有以下功能：数据缓存，很多时候数据发送速度和数据接收速度并不实时匹配，而在其中插入一个FIFO，来临时存储数据，就能平衡发送和接收速度组合与分解数据，FIFO的写入数据位宽和读出数据位宽可以不一致，例如可以16bit写入，8bit读出或者反过来，这就为组合与分解数据提供了方便跨时钟域传输数据，这是异步FIFO才有的功能，异步FIFO的读写时钟可
徐晓康的博客
·
2023-10-12 13:24
Verilog
Verilog
功能模块
异步FIFO
同步FIFO
格雷码
Python
代码规范
和命名规范
转自：https://blog.csdn.net/warm77/article/details/78353632前言Python学习之旅，先来看看Python的
代码规范
，让自己先有个意识，而且在往后的学习中慢慢养成习惯目录一
小小杨树
·
2023-10-12 13:58
零基础学python之数据类型
文章目录1、数据类型1.1编程规范注释标识符命名规则命名规则python命名规则关于
代码规范
编程习惯的重要性输入输出与变量输出输入变量1.2数值类型int(整型)浮点型（float）类型转化1.3字符串字符串创建字符串格式化
天天501
·
2023-10-12 09:30
python基础知识
python
服务器
运维
开发规范
前端
代码规范
FrontStandardGuide前端JS项目开发规范规范的目的是为了编写高质量的代码，让你的团队成员每天得心情都是愉悦的，大家在一起是快乐的。
乞力马扎罗的血
·
2023-10-12 09:13
FPGA学习笔记（九）SPI学习总结及stm32的HAL库下SPI配置
系列文章目录一、FPGA学习笔记（一）入门背景、软件及时钟约束二、FPGA学习笔记（二）
Verilog
语法初步学习(语法篇1)三、FPGA学习笔记（三）流水灯入门FPGA设计流程四、FPGA学习笔记（四
贾saisai
·
2023-10-12 06:12
FPGA学习
fpga开发
学习
stm32
消除 if-else 和 switch 多分支语句的最佳方案
一、枚举方案二、Map+函数式接口三、策略模式总结前言注重
代码规范
的程序中，不允许出现if-else和switch分支较多的分支语句，否则产生大量的冗余代码、严重影响代码可读性。
Whitemeen太白
·
2023-10-11 21:55
java
策略模式
谈一谈System
Verilog
的randomize
提到systerm
verilog
，最常接触的就是随机，与随机紧密相关的函数就是randomize，但是实际上我们又对randomize知道多少呢？本章节我们就梳理一下randomize()的坑。
li_li_li_1202
·
2023-10-11 14:00
# 02 初识
Verilog
HDL
02初识
Verilog
HDL对于
Verilog
的语言的学习，我认为没必要一开始就从头到尾认真的学习这个语言，把这个语言所有细节都搞清楚也不现实，我们能够看懂当前FPGA的代码的程度就可以了，随着学习FPGA
おもいね
·
2023-10-11 09:49
fpga开发
02 认识
Verilog
HDL
02认识
Verilog
HDL对于
Verilog
的语言的学习，我认为没必要一开始就从头到尾认真的学习这个语言，把这个语言所有细节都搞清楚也不现实，我们能够看懂当前FPGA的代码的程度就可以了，随着学习FPGA
おもいね
·
2023-10-11 09:45
FPGA
FPGA
verilog
练习：hdlbits网站上的做题笔记（5）
前言之前的文章《如何学习
verilog
，如何快速入门？》中提到了
verilog
学习，推荐了一个可以练习的网站：hdlbits网站，那自己也玩玩这个网站。
杰之行
·
2023-10-11 01:17
verilog
verilog
如何加快香山处理器Chisel-＞
Verilog
编译速度
===========================================graalvminstallation===========================================更换JVM。我们推荐使用GraalVM代替OpenJDK。使用GraalVM免费版作为JVM编译香山比OpenJDK快10%-20%。----------------------------
前滩西岸
·
2023-10-11 00:11
verilator
ubuntu
chisel
risc-v
FPGA
Verilog
HDL语言 数字钟 按键消抖
1.描述一个简单的基于FPGA的数字钟，语言用的是
Verilog
HDL，可以实现以下功能：1.数码管显示0-59（秒表）2.数码管显示：时-分-秒3.数码管显示时分秒并且可以设置时间（小时和分钟）4.在
黑不溜秋吓死你
·
2023-10-10 21:10
#
FPGA
【java 入门02】Java 转义字符
一个回车三、初学java易犯错误1、找不到文件（文件名写错）2、主类名和文件名不一致3、缺少分号4、常见错误总结：5、拼写错误四、注释1、单行注释//2、多行注释/**/3、文档注释/***/五、java
代码规范
☆光之梦☆
·
2023-10-10 19:38
【java入门】语法总结
java
开发语言
【前端工程化】配置React+ts企业级
代码规范
及样式格式和git提交规范
目录前言
代码规范
技术栈创建react18+vite2+ts项目editorconfig统一编辑器配置prettier自动格式化代码eslint+lint-staged检测代码使用tsc检测类型和报错代码提交时使用
软件工匠
·
2023-10-10 15:28
json
CY7C68013与FPGA接口的
Verilog
_HDL实现
USB(通用串行总线)是英特尔、微软、IBM、康柏等公司1994年联合制定的一种通用串行总线规范，它解决了与网络通信问题，而且端口扩展性能好、容易使用。最新的USB2.0支持3种速率：低速1.5Mbit/s，全速12Mbit/s，高速480Mbit/s。这3种速率可以满足目前大部分外设接口的需要。本文介绍了目前使用较多的USB2.0控制器CY7C68013芯片与FPGA(现场可编程门阵列)芯片接口
fpga和matlab
·
2023-10-10 14:40
FPGA
板块10:FPGA接口开发
CY7C68013
FPGA接口
CY7C68013与FPGA接口的
Verilog
USB(通用串行总线)是英特尔、微软、IBM、康柏等公司1994年联合制定的一种通用串行总线规范，它解决了与网络通信问题，而且端口扩展性能好、容易使用。最新的USB2.0支持3种速率：低速1.5Mbit/s，全速12Mbit/s，高速480Mbit/s。这3种速率可以满足目前大部分外设接口的需要。本文介绍了目前使用较多的USB2.0控制器CY7C68013芯片与FPGA(现场可编程门阵列)芯片接口
fpga和matlab
·
2023-10-10 14:10
FPGA
板块10:FPGA接口开发
【后端】韩顺平Java学习笔记（入门篇）
orz中间摆烂了很久，现在目标清晰准备行动了kkk来源：韩顺平零基础30天学会Java目录I.简介一、特点✿跨平台性→运行机制及过程二、快速入门1.开发步骤2.运行机制3.开发细节4.易犯错误5.注释6.
代码规范
简略版
进击的文文文
·
2023-10-10 14:26
web
java
学习
笔记
java
vue keep-alive 与 v-if 同时使用时的注意事项
mounted、activated生命周期都会被触发（先mounted后activated），等再次切换回来的时候，只会触发activated，注意此处也可以用componentis的形式代替，效果是同样的，
代码规范
上也更合适一
不能被吃掉的蚂蚁
·
2023-10-10 13:11
vue基础
vue.js
javascript
前端
紫光同创FPGA纯
verilog
代码实现图像缩放，两种插值算法任意尺寸缩放，提供3套PDS工程源码
目录1、前言免责声明2、相关方案推荐我这里已有的FPGA图像缩放方案推荐紫光同创FPGA图像采集方案推荐XilinxFPGA图像缩放方案推荐3、设计思路框架为什么选择OV7725摄像头？视频源选择OV7725摄像头配置及采集动态彩条缓冲FIFO图像缩放模块详解设计框图代码框图2种插值算法的整合与选择HDMA图像缓存输入输出视频HDMA缓冲FIFOHDMA控制模块VGA时序和HDMI输出4、viva
9527华安
·
2023-10-10 11:28
FPGA图像缩放
菜鸟FPGA图像处理专题
fpga开发
算法
紫光同创
图像缩放
PDS
verilog
紫光同创FPGA纯
verilog
代码实现视频拼接，提供PDS工程源码和技术支持
目录1、前言免责声明2、相关方案推荐我已有的FPGA视频拼接叠加融合方案推荐我已有的紫光同创FPGA图像采集方案推荐我已有的紫光同创FPGA图像缩放方案推荐3、设计思路框架为什么选择OV5640摄像头？视频源选择OV5640摄像头配置及采集动态彩条HDMA图像缓存输入输出视频HDMA缓冲FIFOHDMA控制模块HDMI输出4、PDS工程详解5、上板调试验证并演示准备工作静态演示动态演示6、福利：工
9527华安
·
2023-10-10 11:28
FPGA视频拼接叠加融合
菜鸟FPGA图像处理专题
fpga开发
紫光同创
视频拼接
OV5640
图像处理
FPGA实现HDMI输入转SDI视频输出，提供4套工程源码和技术支持
目录1、前言免责声明2、我目前已有的SDI编解码方案3、设计思路框架核模块解析设计框图IT6802解码芯片配置及采集ADV7611解码芯片配置及采集silicon9011解码芯片配置及采集纯
verilog
9527华安
·
2023-10-10 11:27
FPGA编解码SDI视频专题
菜鸟FPGA图像处理专题
fpga开发
音视频
SDI
HDMI
GTX
北邮22级信通院数电：
Verilog
-FPGA（4）第三周实验：按键消抖、呼吸灯、流水灯 操作流程&&注意事项
北邮22信通一枚~跟随课程进度更新北邮信通院数字系统设计的笔记、代码和文章持续关注作者迎接数电实验学习~获取更多文章，请访问专栏：北邮22级信通院数电实验_青山如墨雨如画的博客-CSDN博客目录一.注意事项二.按键消抖2.1LED_debounce代码2.2debounce.v代码2.3管脚分配三.流水灯3.1LED_flash.v代码3.2divide.v代码3.3decode38.v代码3.4
青山入墨雨如画
·
2023-10-10 10:09
北邮22级信通院数电实验
fpga开发
北邮22级信通院数电：
Verilog
-FPGA（5）第四第五周实验 密码保险箱的设计
代码和文章持续关注作者迎接数电实验学习~获取更多文章，请访问专栏：北邮22级信通院数电实验_青山如墨雨如画的博客-CSDN博客目录一.密码箱的功能和安全性显示：输入部分：确认键：复位键：输出部分：二.
verilog
青山入墨雨如画
·
2023-10-10 10:08
北邮22级信通院数电实验
fpga开发
system
Verilog
——线程控制
什么是线程在SV中，可以认为线程即独立运行的程序。线程需要被触发，可以结束或者不结束。举例：在硬件module中的initial和always，都可以看做独立的线程，它们会在仿真0时刻开始，而选择结束或者不结束。硬件模型的线程的特点硬件模型中由于都是always语句块，所以可以看成是多个独立运行的线程，而这些线程会一直占用仿真资源，因为它们并不会结束。验证环境中线程的特点initial语句中例化的
凡先森～
·
2023-10-10 08:33
fpga开发
SV--线程（一）
1线程的使用1.1程序和模块•module(模块）作为SV从
Verilog
继承过来的概念，自然地保持了它的特点除了作为RTL模型的外壳包装和实现硬件行为，在更高层的集成层面，模块之间也需要通信和同步。
创芯人-- Fly
·
2023-10-10 08:31
SV
SV
System
Verilog
【SV_线程】
线程相比
Verilog
，SV引入了两种新的创建线程的方法——使用fork...join_none和fork...join_any语句，三者对比如下图所示①fork...join:父线程被阻塞，直到这个分支产生的所有子线程完成才继续执行父线程
日拱半卒
·
2023-10-10 08:01
#
基础知识
fpga开发
SV中，fork-join，fork-join_any、fork-join_none的理解
forkjoinnone的坑1.回忆下fork-join_none2.fork-join_none翻车现场3.再认识下for循环4.怎么防止它的翻车disablefork用法forkjoin的用法我们早在学习
Verilog
簡時光℃
·
2023-10-10 08:01
SV知识点
SV基础知识5---线程与线程间的通信
verilog
中对initial语句块主要有两种分组方式：begin...end:中的语
持续学习_ing
·
2023-10-10 08:25
systemverilog
多线程
systemverilog
fork join、fork join_any、fork join_none的区别
在
Verilog
中我们对线程（即独立运行的程序，分为父线程和子线程）的使用有：1、begin--end块（顺序执行）2、fork----join块（并行执行）而在SV中又增加了两种新的创建线程的方法：1
糖葫芦酸
·
2023-10-10 08:54
前端
[System
Verilog
] fork join_none
SV中用的比较多的是fork…join_none,以及disablefork,waitfork;其中，wait_fork会阻止当前线程，直到所有子线程完成；disablefork会killdisablefork所在的当前线程以及所有子线程；具体可看文章disablelabelanddisableforkTheparentprocesscontinuestoexecuteconcurrentlywi
lbt_dvshare
·
2023-10-10 08:54
SV
【SV中的多线程fork...join/join_any/join_none】
join1.2fork...join_any1.3fork...join_none2总结SV中fork_join和fork_join_any和fork_join_none;Note:fork_join在
Verilog
中古传奇
·
2023-10-10 08:49
systemVerilog
多线程
多路彩灯控制器LED流水灯花型
verilog
仿真图视频、源代码
名称：多路彩灯控制器LED流水灯花型
verilog
软件：Quartus语言：
Verilog
代码功能：用quartus和modelism，设计一个多路彩灯控制器，能够使花型循环变化，具有复位清零功能，并可以选择花型变化节奏
蟹代码丫
·
2023-10-10 05:01
fpga开发
多路彩灯控制器led流水灯VHDL速度可调仿真图视频、源代码
代码下载：多路彩灯控制器led流水灯VHDL速度可调_
Verilog
/VHDL资源下载名称：多路彩灯控制器led流水灯VHDL速度可调（代码在文末付费下载）软件：Quartus语言：VHDL代码功能：使用
蟹代码丫
·
2023-10-10 04:58
fpga开发
android studio manifestplaceholders,Android Studio - 第四十五期 Gradle manifestPlaceholders
最近在学习撸撸的
代码规范
和写法，有些心得，准备好好写一写~包括了多渠道打版(以前有写过方法)，工厂模式，mvp，以及最近刚封装出来的多渠道多版本展示不同页面的manifestPlaceholders的配置方法
黄一孟
·
2023-10-09 22:41
android
studio
上一页
29
30
31
32
33
34
35
36
下一页
按字母分类：
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他