E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
Verilog代码规范
建议收藏《
Verilog
代码规范
笔记_华为》（附下载）
华为
verilog
编程规范是坊间流传出来华为内部的资料，其贴合实际工作需要，是非常宝贵的资料，希望大家善存。
移知
·
2023-10-09 19:01
代码规范
笔记
华为
IC工程师职场必备《经典
Verilog
100多个代码案例》（附下载）
对于IC行业的人员而言，
Verilog
是最基础的入门，用于数字电路的系统设计，很多的岗位都会用到，可对算法级、门级、开关级等多种抽象设计层次进行建模。
移知
·
2023-10-09 19:25
fpga开发
IC
学习
就业
verilog
Verilog
刷题HDLBits——Lemmings2
Verilog
刷题HDLBits——Lemmings2题目描述代码结果题目描述Seealso:Lemmings1.Inadditiontowalkingleftandright,Lemmingswillfall
不会敲代码的研究生不是好空管
·
2023-10-09 16:09
fpga开发
Verilog
刷题HDLBits——Lemmings4
Verilog
刷题HDLBits——Lemmings4题目描述代码结果题目描述Seealso:Lemmings1,Lemmings2,andLemmings3.AlthoughLemmingscanwalk
不会敲代码的研究生不是好空管
·
2023-10-09 16:09
fpga开发
HDLBits-
Verilog
题目-状态机FSM-Lemmings题目解法/答案
前两个题目较为简单，用二段式和三段式都可以。Lemmings3加了个digging，优先级介于fall和walk之间，和fall的区别在于：ground信号完全决定lemming会不会fall，而dig信号的作用是让它开始digging，停止digging需要ground为0三段式FSM，代码如下：moduletop_module(inputclk,inputareset,//Freshlybra
dddameng
·
2023-10-09 16:31
Verilog学习笔记
fpga开发
EDA仿真测试 Modelsim仿真 .vt文件法仿真 .v文件法仿真
一、本文内容内容：通过两种方法，使用modelsim仿真
Verilog
程序版本：QuartusII13.1（64-bit）二、通过“.vt文件”测试仿真1、准备工作已建立好的工程文件//上述工程文件代码实现奇数分频功能
海绵_青年
·
2023-10-09 09:25
EDA
Verilog
实现千兆以太网传输
在上次的实验中，我们详细讲解了网络传输的过程中如何对数据进行传输，以及数据传输的格式，这次实验中，我们详细讲解如何使用
Verilog
语言来实现将UDP数据的发送。以太网数据通信的示意
neufeifatonju
·
2023-10-09 09:19
FPGA
GMII
千兆网
UDP
【乘法器】大数乘法器的设计与优化（32位，16位，8位 树型阵列乘法器Dadda Tree与Wallace Tree）
【数字IC精品文章收录】学习路线·基础知识·总线·脚本语言·芯片求职·EDA工具·低功耗设计
Verilog
·STA·设计·验证·FPGA·架构·AMBA·书籍优化原理若将传统乘法器中加法器的排布称为阵列型
张江打工人
·
2023-10-09 06:52
#
乘法器设计
芯片
verilog
fpga
fpga开发
硬件架构
booth乘法器的原理与
verilog
实现
一、乘法原理如图所示，二进制乘法和十进制乘法类似，都是单bit相乘，移位后相加如a(4bit)*b(4bit)将上图中所有数相加时，我们会用到阵列乘法器其中，HA表示半加器，FA表示全加器，虚线表示进位链上图红色和紫色线表示最长路径，代表了组合逻辑深度，我们对其进行优化优化后，进位链变短由此我们可以得出，乘法运算由2部分组成：生成部分积、通过加法树对数据压缩二、部分积生成如图所示，红框中的数即为部
weixin_42330305
·
2023-10-09 06:22
fpga开发
【快速导航】本博客（数字IC设计领域）快速索引
博客文章快速索引【数字IC手撕代码篇】【数字IC协议篇】【数字IC面试笔试篇】【经典电路结构篇】【
Verilog
高级语法篇】【工具使用篇】【数字IC手撕代码篇】奇数分频偶数分频半整数分批小数/分数分频序列检测器模三检测器饮料机异步复位
张江打工人
·
2023-10-09 06:22
verilog
芯片
fpga
面试
fpga开发
Verilog
学习笔记一（反相器、与非门）
设计数字电路的方法演变一、反相器
verilog
代码//反相器设计`timescale1ns/10ps//1ns为时间单位，10ps的精度modulelearning(A,Y);inputA;outputY
Patarw_Li
·
2023-10-09 01:30
Verilog学习
学习
fpga开发
多功能频率计周期/脉宽/占空比/频率测量
verilog
，视频/代码
名称：多功能频率计周期、脉宽、占空比、频率测量
verilog
软件：Quartus语言：
Verilog
代码功能：多功能频率计，可测量信号的周期、脉冲宽度、占空比、频率，语言为
verilog
，quartus
蟹代码丫
·
2023-10-09 00:16
fpga开发
等精度频率计
verilog
，quartus仿真视频，原理图，代码
名称：等精度频率计设计
verilog
quartus仿真软件：Quartus语言：
Verilog
要求：A：测量范围信号:方波频率:100Hz~1MHz;B：测试误差:<0.1%(全量程)C：时钟频率:50kHzD
蟹代码丫
·
2023-10-09 00:46
fpga开发
四位十进制数字频率计VHDL，仿真视频、代码
VHDL，quartus仿真软件：Quartus语言：VHDL代码功能：使用直接测频法测量信号频率，测频范围为1~9999Hz，具有超量程报警功能演示视频：四位十进制数字频率计VHDL，quartus仿真_
Verilog
蟹代码丫
·
2023-10-09 00:45
服务器
linux
算法
fpga开发
【
Verilog
教程】7.2
Verilog
文件操作
Verilog
提供了很多可以对文件进行操作的系统任务。
高山仰止景
·
2023-10-08 22:04
Verilog教程
fpga开发
数据结构
Verilog教程
Verilog
HDLbits: Shift18
先补充一下算术移位寄存器和按位移位寄存器：System
Verilog
具有按位和算术移位运算符。按位移位只是将向量的位向右或向左移动指定的次数，移出向量的位丢失。移入的新位是零填充的。
weixin_41004238
·
2023-10-08 21:51
fpga开发
HDLbits: Count clock
目前写过最长的
verilog
代码，用了将近三个小时，编写12h显示的时钟，改来改去，估计只有我自己看得懂（吐血）moduletop_module(inputclk,inputreset,inputena
weixin_41004238
·
2023-10-08 20:10
fpga开发
JavaScript
代码规范
JavaScript
代码规范
代码规范
通常包括以下几个方面:变量和函数的命名规则空格，缩进，注释的使用规则。其他常用规范……规范的代码可以更易于阅读与维护。
S大偉
·
2023-10-08 18:54
Vue3+Vite+TS独立开发仿网易云音乐Web应用
整个项目从技术选型，路由设计，再到
代码规范
，代码开发，自动构建部署的一系列流程都是自己独立完成的，期间
前端corner
·
2023-10-08 17:42
前端
javascript
typescript
vue.js
vscode常用插件配置
工欲善其事必先利其器1.
代码规范
ESLint：插件式架构，有多种主流的编码风格规则集可供选择，典型的有Airbnb、Google等，你甚至可以攒个自己的，按下不表；2.自动补全AutoCloseTag，
小白Rachel
·
2023-10-08 17:35
html
css
javascript
raywenderlich.com官方Swift
代码规范
指南
前言：作为一名开发人员，须知好的
代码规范
，不仅能够提升代码的可读性、提升开发效率同时也会对让团队间的开发沟通效果得到加强。
FY_Chao
·
2023-10-08 13:29
verilog
实现适应RISC-V的ALU
本文基于《计算机组成与设计硬件/软件接口RISC-V版原书第5版》(戴维A.帕特森_约翰L.亨尼斯)中关于ALU设计部分的
verilog
实现一、硬件结构采用书中适应于RISC-V架构的64位ALU设计，
GTAJ
·
2023-10-08 12:35
RISC-V
CPU
risc-v
硬件工程
fpga开发
JEPG Encoder IP
verilog
设计及实现
总体介绍：采用通用的常规
Verilog
代码编写，可用于任何FPGA。该内核不依赖任何专有IP内核，而是用
Verilog
编写了实现JPEG编码器所需的所有功能，代码完全独立。
QQ_778132974
·
2023-10-08 09:03
D1：verilog设计
tcp/ip
fpga开发
网络协议
ZYNQ学习--PL 的LED 点亮实验
的"HelloWorld"LED实验参考文档《course_s1_ZYNQ那些事儿-FPGA实验篇V1.06》Vivado版本2018.3一、创建工程创建RTL工程，Targetlanguage选择“
Verilog
伊丽莎白鹅
·
2023-10-08 06:53
ZYNQ学习笔记
fpga开发
niosII处理器与串行D/A转换器接口设计
niosII处理器与串行D/A转换器接口设计指导教师中文摘要：本文先通过方案论证对设计采用
Verilog
HDL根据串行D/A的spi时序图和Avalon总线协议标准设计TLC5615的IP核，在Modelsim
锅锅是锅锅
·
2023-10-08 05:09
FPGA
fpga
niosii
sopc
ip核
Centos7安装Redis7.x最新稳定版|配置开机启动(骨灰级|保姆级)
Python3数据科学包系列(一):数据分析实战Python3数据科学包系列(二):数据分析实战Python3数据科学包系列(三):数据分析实战Win11查看安装的Python路径及安装的库PythonPEP8
代码规范
常见问题及解决方案
蜗牛杨哥
·
2023-10-08 02:33
Redis
Redis最新稳定版安装
Centos7安装Redis
Redis配置开机启动
Python3操作Redis最新版|CRUD基本操作(保姆级)
Python3数据科学包系列(一):数据分析实战Python3数据科学包系列(二):数据分析实战Python3数据科学包系列(三):数据分析实战Win11查看安装的Python路径及安装的库PythonPEP8
代码规范
常见问题及解决方案
蜗牛杨哥
·
2023-10-08 02:33
python
开发语言
Redis
Python操作Redis
HDLbits: Dualedge
参考
verilog
为什么不能双边沿触发实现双边沿的两种方法moduletop_module(inputclk,inputd,outputq);rega,b;always@(posedgeclk)begina
weixin_41004238
·
2023-10-07 22:15
fpga开发
Java Rules 1
前言最近走查了一些代码，发现很多同学写代码功能是写出来了，
代码规范
也ok，但是有很多坏味道，主要还是体现在可扩展性、性能方面、可复用等非功能方面，很早以前笔者也经历过这段时期，后来通过不断学习和看书也总结了一些小技巧和规则
monkey01
·
2023-10-07 21:29
前端项目命名规范
前端项目命名规范源码参考阿里命名规范闲时间前端开发规范闲时间前端开发规范目录声明前端
代码规范
前端JS项目开发规范一、编程规约(一)命名规范1.1.1项目命名1.1.2目录命名1.1.3JS、CSS、SCSS
wakangda
·
2023-10-07 19:10
前端
开发心得
html
命名规范
数字IC验证工程师应知应会
1、linux工作环境搭建2、Linux常用操作3、vim常用操作4、常用脚本语言的使用5、EDA工具的使用6、system
verilog
语法7、uvm语法8、覆盖率使用流程
IC白
·
2023-10-07 15:00
数字IC验证手册
linux
测试覆盖率
功能测试
改行学it
fpga开发
智能硬件
FPGA学习笔记（二）——从计数器到可控线性序列机、阻塞赋值与非阻塞赋值
p=1使用的编译器为Vivado，HDL语言为
verilog
一、从计数器到可控线性序列机1.1让LED按照亮0.25s，灭0.75s的状态循环亮灭。思路：设置计数器计数到1s才清零。
子非鱼icon
·
2023-10-07 13:24
FPGA学习笔记
fpga开发
计数器
阻塞赋值与非阻塞赋值
Verilog
Vivado
【
Verilog
HDL数字系统设计】【笔记】
Verilog
HDL的基本语法
Verilog
HDL基本语法
Verilog
HDL程序的基本结构
Verilog
HDL程序由模块组成一个完整的模块由模块端口定义和模块内容组成模块内容包括I/O声明，信号类型声明和功能表述基本结构module
列奥尼达斯Leonidas
·
2023-10-07 13:24
Verilog
HDL数字系统设计
Verilog
HDL程序笔记3
Verilog
HDL程序笔记3
Verilog
HDL程序笔记1：写出属于你的第一个
Verilog
HDL模块
Verilog
HDL程序笔记2：Testbench模块的使用文章目录
Verilog
HDL程序笔记3
OKKLES
·
2023-10-07 13:54
FPGA
verilog
fpga
2.4
Verilog
HDL语句
语句1赋值语句、结构说明语句、阻塞与非阻塞1.1赋值语句1.1.1连续赋值语句assign1.1.2过程赋值语局“=”和“<=1.2结构说明语句1.2.1结构说明语句always1.2.2结构说明语句initial1.3阻塞与非阻塞1.3.1阻塞的研究1.3.2非阻塞的研究1.3.3非阻塞及阻塞的比较2条件语句2.1条件语句if2.2case语句3循环语句3.1循环语句forever3.2循环语句
weixin_42454243
·
2023-10-07 13:53
FPGA基础
硬件工程
verilog
和c语言注释,
Verilog
HDL | 简介与基本语法
1
Verilog
简介(
Verilog
语法学习者可跳过该节)
Verilog
是一门类C语言
Verilog
是一门类C语言，语法与C接近，但
Verilog
是硬件设计语言，与C实质不同。
JJ Ying
·
2023-10-07 13:23
verilog和c语言注释
FPGA学习笔记：阻塞赋值和非阻塞赋值
FPGA学习笔记：阻塞赋值和非阻塞赋值刚开始学习FPGA，对于
Verilog
HDL中两种赋值语句（阻塞赋值、非阻塞赋值）学习后，简单做一个学习笔记加深理解。
Gan_______
·
2023-10-07 13:23
学习笔记
FPGA
Verilog
HDL——阻塞、非阻塞用法
这是因为在赋值时先计算等号右手方向（RHS）部分的值，这时赋值语句不允许任何别的
Verilog
语句的干扰，直到现行的赋值完成时刻，即把RHS赋值给LHS的时刻，它才允许别的赋值语句的执行。
proton_boke
·
2023-10-07 13:53
多年前的未整理
硬件工程
一个最简
verilog
代码的分析
moduletestmod(inputCLK,outputreg[1:0]acc ); always@(posedgeCLK) acc<=acc+2'd1;endmodule上述代码综合后的电路图为：分析1假设在t1时刻，两个触发器的状态都是1，即acc=2'b11，此时半加器1的A端是1，则D触发器1的输入D端就是0，D触发器2的输入D端是0；在t2时刻，D触发器1的Q输出端是0，D触
csdn_gddf102384398
·
2023-10-07 13:22
fpga开发
三、10【
Verilog
HDL】过程连续赋值、改写参数、条件编译执行、时间尺度、系统任务
前言参考书籍：《
Verilog
HDL数字设计与综合》第二版，本文档为第9章的学习笔记。
追逐者-桥
·
2023-10-07 13:52
#
《Verilog
数字设计与综合》(完)
Verilog
HDL
硬件描述语言
三、11【
Verilog
HDL】时序和延迟
前言参考书籍：《
Verilog
HDL数字设计与综合》第二版，本文档为第10章的学习笔记。
追逐者-桥
·
2023-10-07 13:52
#
《Verilog
数字设计与综合》(完)
Verilog
HDL
硬件描述语言
二、10【FPGA】阻塞赋值与非阻塞赋值
p=3理论学习基础知识请参考本人
Verilog
HDL专栏中行为级建模，下面是博客链接：三、7【
Verilog
HDL】RTL级建模——行为级建模_追逐者-桥的博客-CSDN博客掌握结构化
追逐者-桥
·
2023-10-07 13:21
#
二
Xilinx
Artix-7基础教程(完)
fpga开发
阻塞赋值与非阻塞赋值
三、9【
Verilog
HDL】任务和函数
前言参考书籍：《
Verilog
HDL数字设计与综合》第二版，本文档为第8章的学习笔记。在行为级建模时很多不同的地方会实现相同的功能，有必要将相同部分取出来，将其组成子程序，然后其他地方调用。
追逐者-桥
·
2023-10-07 13:21
#
《Verilog
数字设计与综合》(完)
Verilog
HDL
硬件描述语言
Verilog
HDL阻塞赋值和非阻塞赋值笔记
1.moduletest(inputwireclk,inputwireb,outputrega,outputregc);always@(posedgeclk)begina=b;c=a;endendmodule上面的代码在vivado中综合后的电路为：2.moduletest(inputwireclk,inputwireb,outputrega,outputregc);always@(posedge
csdn_gddf102384398
·
2023-10-07 13:20
笔记
fpga开发
Verilog
设计实例（2）一步一步实现一个多功能通用计数器
作为对以下相关博文的延伸练习：
Verilog
设计实例（1）线性反馈移位寄存器（LFSR）FPGA设计心得（8）
Verilog
中的编
Reborn_Lee
·
2023-10-07 07:17
前端工程化
代码规范
和风格统一：前端工程化可以通过使用
代码规范
和风格指南来确保团队成员之间的代码风格一致，提高代码可读性和维护性。例如，使用ESLint来检查
代码规范
。
bzy1998
·
2023-10-07 05:10
前端
【
Verilog
】采用采用模块结构建模，用1位全加器实现4位全加器详细步骤
题目要求：采用模块结构建模，实例化四个1位全加器并连线，完成图示的四位全加器建模并编写四位全加器测试模块，在modelsim里执行，查看波形图。首先，在工程区右键选择创建一个新文件去实现1位全加器的功能。在这里我创建的文件叫add_1：在文件中添加如下代码：moduleadd_1(a,b,ci,co,s);inputa,b,ci;outputco,s;assign{co,s}=a+b+ci;end
不怕娜
·
2023-10-07 00:12
fpga开发
FPGA 入门到精通系列2：
verilog
基础2-
verilog
代码规范
注意：
Verilog
是硬件设计语言，跟软件设计有本质区别二、模块架构设计基本原则：控制逻辑和数据逻辑分开处理模块结构设计.png三、模块接口设计1、模块定义主要包括5个部分：端口定义、参数定义（可选）、
伽思珂
·
2023-10-06 19:45
“人工智能”相关的FPGA的信息调研
根据FPGA能做什么行业，人工智能，AI这样的关键词，进行检索，聚焦到“人工智能”相关的FPGA的信息，整理成表如下：序号一级搜集二级搜集引申1FPGA博大精深资源接口，更高效的
Verilog
写法，低功耗设计
danxutj
·
2023-10-06 12:16
FPGA
fpga开发
人工智能
“GT/Serdes/高速收发器”相关的FPGA调研
FPGA使用的要点，GT/Serdes/高速收发器这样的关键词，进行检索，及FPGA的接口培训信息，整理成表如下：序号一级搜集二级搜集引申1知乎IDFPGA个人练习生FPGA实现图像去雾基于暗通道先验算法纯
verilog
danxutj
·
2023-10-06 05:28
FPGA
fpga开发
上一页
30
31
32
33
34
35
36
37
下一页
按字母分类：
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他