Verilog项目实践

FPGA设计怎么学？薪资前景好吗？

数字前端设计必备技能1、熟悉数字电路设计2、熟悉Verilog或VHDL3、熟悉异步电路设计4、熟悉FIFO的设计5、熟悉UNIX系统及其工具的使用6、熟悉脚本语言Perl、Shell、Tcl等7、熟悉
博览鸿蒙·2025-02-20 20:47

[Verilog]带使能端的级联BCD码计数器 - 以时钟计数器为例

问题描述//模块声明moduletop_module(inputclk,inputreset,inputena,outputpm,output[7:0]hh,output[7:0]mm,output[7:0]ss);前置知识:BCD码:将十进制数的每一位(0~9)按序,用4位2进制数表示Decimal=[3:0]Binary(78)10=(0111,1000)BCDDecimal=[3:0]\Bi
Jason_Tye·2025-02-16 17:14

[Verilog]模块实例化驱动的理解

笔者在复习刷题HDLBits时,对模块实例化时,接口的驱动有了更深理解.问题描述实现100位的带涟漪进位(ripple-carry)的全加器处理过程这是一个纯组合逻辑电路,除了可能在CombinationalBlocksalways@(*)中进行的赋值外,无需reg,所以默认的wire类型不予显式.首先实现单位全加器full_addermodulefadd(inputa;inputb;inputc
Jason_Tye·2025-02-16 15:57

AI：236-基于RCS-OSA的YOLOv8改进 | 增强空间对象注意力实现小物体检测精度提升

无论你是初学者还是经验丰富的老手，对于本专栏案例和项目实践都有参考学习意义。每一个案例都附带关键代码，详细讲解供大家学习，希望可以帮到大家。
一键难忘·2025-02-16 13:14

AI：276-在OpenCV开发中有效利用Notebook与IDE环境选择与最佳实践

无论你是初学者还是经验丰富的老手，对于本专栏案例和项目实践都有参考学习意义。每一个案例都附带关键代码，详细讲解供大家学习，希望可以帮到大家。
一键难忘·2025-02-16 09:12

Node.js 版本与 npm 的关系及版本特性解析：从开源项目看演进

本文将从版本特性、npm的依赖关系和开源项目实践三个角度，解析Node.js的版本演进，并通过实际项目案例帮助开发者理解升级的重要性。
念九_ysl·2025-02-15 13:11

HCIA项目实践（网络）---NAT地址转化技术

十三NAT网络地址转换技术13.1什么是NATNAT（NetworkAddressTranslation）地址转换技术，是一种将内部网络的私有IP地址转换为外部网络的公有IP地址的技术。其主要作用是实现多个内部网络设备通过一个公有IP地址访问外部网络，有效解决了IPv4地址空间不足的问题。在NAT转换过程中，路由器会在数据包从内部网络发往外部网络时，将源IP地址替换为公有IP地址，并记录转换关系；
沅沅真真·2025-02-14 21:58

- `always @(posedge opt_txclk)` 触发后，调用内部有 `@(posedge opt_txclk)`的task

Verilog的事件调度机制always@(posedgeopt_txclk)每当opt_txclk出现上升沿时，always块会被触发，进入执行状态。任务中的@(posedgeopt_txcl
零度随想·2025-02-13 08:41

Maven3与Spring框架集成的邮件服务项目实践指南

本文还有配套的精品资源，点击获取简介：本项目通过Maven3构建了一个基于Spring框架的邮件服务，简化了邮件功能的集成过程。它适用于Java开发人员，提供了一个易于配置和扩展的邮件服务模板，覆盖了SMTP、SSL/TLS、JavaMailAPI等关键知识点，旨在帮助开发者快速实现邮件功能的集成。1.Maven3项目管理工具Maven3概览Maven是一个广泛使用的项目管理和构建自动化工具。它使
Shen Planck·2025-02-11 00:24

均薪23W还缺人，FPGA工程师到底有多重要?

FPGA工程师的核心职责FPGA工程师主要负责FPGA的开发、调试和优化，具体包括：逻辑设计与实现：使用Verilog/VHDL等硬件描述语
博览鸿蒙·2025-02-10 20:22

F#语言的学习路线

本文将为初学者提供一条完整的F#学习路线，涵盖基础知识、进阶技巧和项目实践，帮助学习者能够高效地掌握这门语言。第一部分：基础知识1.1F#语言概述F
华梦岚·2025-02-09 15:29

Verilog 实现 FPGA 复杂算法的案例

有许多利用Verilog实现FPGA复杂算法的案例。例如，有一个项目是在FPGA中用Verilog实现开方运算。
百态老人·2025-02-09 14:55

XY2-100协议解析

前言XY2-100及XY2-100-E协议被广泛地应用于激光振镜的控制中，本文将从激光振镜控制原理，接口引脚定义，协议时序，以及verilog代码实现实现这几个角度展开本文。
李逍遥lzx·2025-02-09 14:51

XY2-100的Verilog实现

xy2_100.vmodulexy2_100(inputclk,inputtx_init,//当产生上升沿时，开始发数据inputwire[15:0]x_pos,inputwire[15:0]y_pos,inputwire[15:0]z_pos,outputclk_2MHz_o,//输出2MHz时钟outputsync_o,outputx_ch_o,outputy_ch_o,outputz_ch_
csdn_gddf102384398·2025-02-09 13:15

【了不起的芯片底层】-verilog设计实例

序列检测器作用：从一串码流中检测出指定序列10010，监测到一个序列后就输出一个高电平。设计状态转换机制：初始是IDLE态，然后输入1后进入A状态，输出0；输入0依然保持IDLE，输出0；在A状态，输入0进入B状态，输出0；输入1进入F中间态，输出0；在B状态，输入0进入C状态，输出0；输入1进入G中间态，输出0；.....以此类推所有状态。一共8个状态，需要3位记录状态的寄存器，实现代码如下：/
huxixi_2·2025-02-08 11:00

Verilog 语法篇 硬件描述语言

Verilog是一种硬件描述语言，用于设计、模拟和综合数字电路和系统。它主要用于描述ASIC（专用集成电路）或FPGA（现场可编程门阵列）等硬件设备的结构和行为。
7yewh·2025-02-08 10:56

【Verilog中的function和task可综合用法】

Verilog中的function和task用法1概念1.1VS1.2function1.3task1.4示例【博客首发于微信公众号《漫谈芯片与编程》，欢迎专注一下，多谢大家】在Verilog中，function
中古传奇·2025-02-08 09:15

Verilog基础（三）：过程

过程(Procedures)-Always块–组合逻辑(Alwaysblocks–Combinational)由于数字电路是由电线相连的逻辑门组成的，所以任何电路都可以表示为模块和赋值语句的某种组合.然而，有时这不是描述电路最方便的方法.两种alwaysblock是十分有用的：组合逻辑：always@(*)时序逻辑：always@(posedgeclk)always@(*)就相当于赋值语句–ass
TrustZone_·2025-02-06 17:52

验证工具：VCS简要教程

我们主要使用的工具将是VCS（Verilog编译器仿真器）和VirSim，后者是VCS的图形用户界面，用于调试和查看波形。
TrustZone_·2025-02-06 06:03

React Native实践有感

本文主要通过以往的项目实践来谈谈在选择RN开发app可能需要注意的一些点，也算是自己的一个踩坑经验总结。1.技术选型-是否该用RN？跨平台开发框架都是有局限性的，这一点RN也不例外，RN本身还是要使用
Thoughtworks思特沃克中国·2025-02-06 05:30

YOLO架构改进研究-用GELAN模块替代C2f结构的性能分析与实现【附核心实战代码】

无论你是初学者还是经验丰富的老手，对于本专栏案例和项目实践都有参考学习意义。每一个案例都附带关键代码，详细讲解供大家学习，希望可以帮到大家。
一键难忘·2025-02-06 04:19

验证工具：VCS与Verdi介绍

VCSVCS，全称VerilogCompileSimulator，是Synopsys公司的一款Verilog仿真工具。
TrustZone_·2025-02-05 20:23

Verilog基础（五）：时序逻辑

时序逻辑(SequentialLogin)锁存器与触发器-D-触发器(Dflip-flops)D-触发器可以存储一个bit数据并根据时钟信号周期的更新数据，一般是由正边沿触发.D-触发器由逻辑合成器(Logicsynthesizer)在使用"Alwaysblock"时创建(参见AlwaysBlock2).D-触发器是"组合逻辑块之后连接触发器"的最简单形式，其中组合逻辑部分只是一个wire类型变量
TrustZone_·2025-02-05 20:19

编程AI深度实战：自己的AI，必会LangChain

博客编程AI深度实战：自己的AI，必会LangChain-CSDN博客编程AI深度实战：给vim装上AI-CSDN博客编程AI深度实战：火的编程AI，都在用语法树（AST）-CSDN博客编程AI深度实战：让verilog
relis·2025-02-05 18:09

（16）System Verilog联合体union详解

（16）SystemVerilog联合体union详解1.1目录1）目录2）FPGA简介3）SystemVerilog简介4）SystemVerilog联合体union详解5）结语1.2FPGA简介FPGA
宁静致远dream·2025-02-05 04:58

FPGA约束：如何生成时钟多路复用器及时钟约束？

本文将介绍如何使用VerilogHDL编写时钟多路复用器，并为其生成合适的时钟约束。时钟多路复用器的实现代码如下所示：moduleclk_mux#(paramet
编码实践·2025-02-05 02:39

SystemVerilog模块定义例化及接口

今天我们主要跟随《漫游》模块定义例化（7.2节）及接口（7.3节）模块定义及例化这里，我们主要强调一个地方，就是参数化及宏的使用。在实际项目中，参数化是和宏是非常常用的。在设计中，我们要求所有变量都要通过宏来表示，没有宏名称表示的数字，我们会戏称其为“魔鬼数字”，因为其含义需要追溯才能理解，不便于调试及模块代码传承。但是验证环境中，由于需要兼顾效率，所以要求没有这么严格。接口这里，我们一定是采用连
pilxpi·2025-02-04 23:50

php项目书,PHP 从入门到项目实践(超值版)

封面页书名页版权页内容简介前言PREFACE第1篇基础知识第1章步入PHP编程世界——PHP初探1.1走进PHP语言1.1.1什么是PHP1.1.2PHP语言的优势1.2认识Web服务器1.2.1什么是Web服务器1.2.2Web服务器原理简介1.2.3常用的Web服务器1.3PHP安装与服务器环境配置1.4常用PHP开发工具1.4.1EditPlus开发工具1.4.2Notepad++开发工具1
weixin_42128015·2025-02-04 17:35

编程AI深度实战：使用 tree sitter 构建更好的代码库地图

博客编程AI深度实战：自己的AI，必会LangChain-CSDN博客编程AI深度实战：给vim装上AI-CSDN博客编程AI深度实战：火的编程AI，都在用语法树（AST）-CSDN博客编程AI深度实战：让verilog
relis·2025-02-04 14:09

编程AI深度实战：让verilog不再是 AI 的小众语言

系列文章：编程AI深度实战：私有模型deepseekr1，必会ollama-CSDN博客编程AI深度实战：自己的AI，必会LangChain-CSDN博客编程AI深度实战：给vim装上AI-CSDN博客编程AI深度实战：火的编程AI，都在用语法树（AST）-CSDN博客
relis·2025-02-04 14:08

编程AI深度实战：给vim装上AI

博客编程AI深度实战：自己的AI，必会LangChain-CSDN博客编程AI深度实战：给vim装上AI-CSDN博客编程AI深度实战：火的编程AI，都在用语法树（AST）-CSDN博客编程AI深度实战：让verilog
relis·2025-02-04 13:33

SystemVerilog变量的符号

过年这几天，偷懒了，没有认真创作，但是素材收集了一些，今天专门聊聊变量的符号，我们只从书中的一个点来切入。引用《漫游》原文：从仿真器得到的结果是：如果按照有符号和无符号的类型划分，那么可以将常见的变量类型划分为：·有符号类型：byte、shortint、int、longint、integer。·无符号类型：bit、logic、reg、net-type（如wire、tri）。上文的“signed_v
pilxpi·2025-02-03 23:05

nios ii FIFO读取FPGA数据交互实验1

最终的硬件verilog代码如下（部分代码需要在生成Qsys文件之后才能编译通过）：modulework(CLOCK_50,KEY,SW,LEDR);inputCLOCK_50
尼德兰的喵·2025-02-03 22:05

第14篇：2线-4线译码器

用Verilog过程结构always表示部分代码：使用DE2-115开发
Terasic友晶科技·2025-02-03 02:50

【教程4＞第5章＞第22节】基于FPGA的Gardner环实现——时偏误差检测模块

入门100例》《★教程3:simulink入门60例》《★教程4:FPGA/MATLAB/Simulink联合开发入门与进阶X例》目录1.软件版本2.时偏误差检测模块的FPGA实现2.1原理回顾2.2verilog
fpga和matlab·2025-02-03 00:26

AI：180-如何利用Python进行图像处理和计算机视觉任务

无论你是初学者还是经验丰富的老手，对于本专栏案例和项目实践都有参考学习意义。每一个案例都附带关键代码，详细讲解供大家学习，希望可以帮到大家。
一键难忘·2025-02-02 16:09

STLG_07_20_微信小程序开发 - 进阶阶段复习与总结

同时，梳理项目实践中的问题与解决方案，总结框架选择与项目架构经验，关注代码规范与版本管理，提升开发效率与质量。
魔都天健·2025-02-02 13:12

verilog中+：和-：用法

verilog中的+：和-:用法在Verilog中，+:和-:是用于部分选择的操作符，它们通常用来选择一个向量中的一部分，或者进行位的切片操作。+:用于从指定起始位向右选取一定数量的位。
snow每天都要好好学习·2025-02-01 06:21

Doris实战——特步集团零售数据仓库项目实践

目录一、背景二、总体架构三、ETL实践3.1批量数据的导入3.2实时数据接入3.3数据加工3.4BI查询四、实时需求响应五、其他经验5.1DorisBE内存溢出5.2SQL任务超时5.3删除语句不支持表达式5.4Drop表闪回六、未来展望原文大佬的这篇Doris数仓建设案例有借鉴意义，这里摘抄下来用作学习和知识沉淀。如有侵权等告知~一、背景特步集团有限公司是中国领先的体育用品企业之一，为了提高特步
吵吵叭火·2025-02-01 03:54

快来看这个Open R1项目实践指南~

OpenR1项目基于DeepSeek-R1的技术报告和方法论，公开并复现R1的训练管线，并且希望所有开发者都能在这个基础上搭建自己的研究或应用。笔者研读了大量资料，对OpenR1的愿景、原理及在实践层面的具体操作，产生了许多想法。因此，这篇博客会从最初的概念入手，带领大家了解OpenR1的原理与技术细节，并侧重讲解其中最为关键的强化学习训练方法之一——GRPO(群组相对策略优化,GroupRela
FF-Studio·2025-01-30 19:24

Verilog系统函数实现单精度float、双精度doble浮点类型和整型之间互相转换

标准verilog支持双精度double类型和十六进制64位数据相互转换，使用$realtobits和$bitstoreal系统函数使用示例：//test_tb.v`timescale1ns/1psmoduletest_tb
whik1194·2025-01-30 12:53

I2C协议与FPGA开发教程_VHDL/Verilog实现

内容涵盖了I2C基础知识、通信模式、总线仲裁机制，以及用VHDL和Verilog语言实现I2C控制器的方法。
侯昂·2025-01-30 12:50

verilog Matlab GPS C/A码发生器.

本文所涉文献资料均为开源免费,参考文献、声明链接等均写在文末。1.C/A码简要介绍GPS卫星信号包括载波信号、测距码和数据码．其中的测码粗码即C／A码(CoarseAcquisitionCode)除了作为粗测码外，还由于其具有码长短，易于捕获的特点而作为GPS卫星信号的捕获码，因此C／A码是GPS信号捕获以及接收机实现的基础。[1]GPS系统中使用了两种伪随机码，一种是时钟速率为10．23MHz用
today_typ·2025-01-30 08:21

pacp项目实践

概述libpcap是一个网络数据包捕获函数库，功能非常强大，Linux下著名的tcpdump就是以它为基础的。libpcap主要的作用1）捕获各种数据包，列如：网络流量统计。2）过滤网络数据包，列如：过滤掉本地上的一些数据，类似防火墙。3）分析网络数据包，列如：分析网络协议，数据的采集。4）存储网络数据包，列如：保存捕获的数据以为将来进行分析。libpcap的安装:下载源码;执行./configu
ghx_echo·2025-01-29 17:27

Quartus Prime 仿真相关报错解决方法

第一步打开仿真设置第二步检查如图所示路径是否正确即对应.VMF文件保存的路径复制粘贴可见上方文本如下quartus_eda--gen_testbench--tool=modelsim_oem--format=verilog
门外的兔子·2025-01-29 17:25

数码管扫描显示verilog_如何开始Xilinx FPGA开发之旅 第二课 EGO1数码管与键盘

庚子年，我们的EGO1在疫情当中作为口袋实验平台成为了众多高校的复课利器。其中的成功案例更是得到了新华社网媒与CCTV教育频道的报道。借此东风，为了让更多的老师与学生熟悉了解Xilinx，更好的入门学习FPGA知识，我们的师资培训直播已开设EGO1专题直播，欢迎新老朋友跟踪关注。第二课----EGO1数码管与键盘本周的直播我们将介绍EGO1的外设使用案例，介绍数码管扫描的原理和PS/2协议。并教大
weixin_39869959·2025-01-28 21:19

FPGA入门学习之Vivado-数码管驱动设计实验

通过本实验，您将学习如何使用FPGA来控制数码管的显示，并编写相应的Verilog代码。实验准备：Vivado软件的安装和配置。FPGA开发板（如Xilinx的Basys3）。
ZdqDeveloper·2025-01-28 20:45

基于 FPGA 的简易 OFDM 系统 Verilog 实现

基于FPGA的简易OFDM系统Verilog实现介绍OFDM（正交频分复用）是一种广泛应用于无线通信系统的多载波调制技术，用于提升数据传输效率和抗干扰能力。
鱼弦·2025-01-28 13:21

学习yosys(一款开源综合器)

安装sudoapt-getinstallyosys#ubuntu22.04仓库里面是yosys-0.9sudoinstallxdot创建脚本show_rtl.ysread_verilogcpu.vhierarchy-topcpuproc
qq85058522·2025-01-28 05:57

Verilog边沿检测

edge_check.vmoduleedge_check(inputclk,inputin,outputneg_edge,outputpos_edge);regr1=1'd0;regr2=1'd0;assignneg_edge=(~r1)&r2;assignpos_edge=r1&(~r2);always@(posedgeclk)beginr1<=in;r2<=r1;endendmoduletb.
csdn_gddf102384398·2025-01-26 20:40
上一页 1 2 3 4 5 6 7 8 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他