WIRE

2018 大创辅导

学习之组合逻辑设计组合逻辑块使用verilog语言，便携组合逻辑模块编写加法器，减法器，左移位器，右移位器，比较器数据宽度可自定义，建议是8比特用Verilog的两种语法特性分别编写上述模块使用assign语句对wire
DUWT实验·2018-03-22 20:33

2018 大创辅导

学习之组合逻辑设计组合逻辑块使用verilog语言，便携组合逻辑模块编写加法器，减法器，左移位器，右移位器，比较器数据宽度可自定义，建议是8比特用Verilog的两种语法特性分别编写上述模块使用assign语句对wire
DUWT实验·2018-03-22 20:33

Verilog入门笔记

2.reg类型相当于寄存器，wire相当于导线，assign也相当于连线。
LZY_Starry·2017-12-23 18:52

FPGA Verilog按键消抖

如果键值相同才视为有效；顶级模块按键切换LED显示moduleKey(led,key,clock,reset);inputclock,reset;input[7:0]key;output[7:0]led;wire
AeroYoung·2017-12-15 10:24

GitHub上发现的一个导出Unity3D场景数据的工具

1、源地址https://github.com/rrath/Wire3D2、导出脚本脚本名:Unity3DExporter.cs```C#usingUnityEditor;usingUnityEngine
zl1030·2017-12-13 17:16

平衡车终于成功了

1#include"Wire.h"`2#include3#include4constuint8_tIMUAddress=0x68;//AD0islogicl
weixin_30920091·2017-12-01 18:00

Verilog学习笔记（一）语法

：例：8'b10101100//位宽为8的数的二进制表示,'b表示二进制x表示不确定值，z表示高阻负数：位宽前面加一个负号下划线：用于数字中间提高可读性参数(Parameter)型：用来定义常量变量：wire
HHXUN·2017-10-26 10:40

STM32+DHT11温湿度检测

温湿度检测模块湿度测量范围：20%-95%湿度测量误差-+5%温度测量范围：0度-50度温度测量误差：-+2度引脚：VCCDATEGND工作电压3.3v-5v输出形式数字输出2.温湿度采用单总线协议一、单总线协议（1-wire
文久_·2017-10-24 21:12

verilog实现38译码器

******for(i=0;i<8;i=i+1)beginif(a==i)y[i]<=1;elsey[i]<=0;endendendmodulemoduledecode_38_tb;regA,B,C;wire
coolsunxu·2017-10-11 20:21

Verilog基本语法——数据类型及常量集合

学习笔记，参考于《XilinxFPGA开发实用教程》和夏宇闻老师的Verilog经典教程系列一、数据类型VerilogHDL中总共有19种数据类型，数据类型是用来表示数字电路硬件中的数据储存和传送原色的1.wire
Zach_z·2017-09-17 18:49

Verilog HDL 学习要点总结

常用的网络数据类型包括wire型和tri型。这两种变量都是用于连接器件单元，它们具有相同的语法格式和功能。
tomorrowNeverComes·2017-07-29 17:45

testbench

端口分为input,output和inout类型产生激励信号的时候，input对应的端口应当申明为reg,output对应的端口申明为wire，inout端口比较特殊，下面专门讲解。1）直接赋值。
Michael_Johnson·2017-07-10 20:08

Linux下安装和运行Wireshark

whereiswiresharkwireshark:/usr/lib/wireshark/usr/share/wireshark#cd/usr/lib/wireshark#lsplugins#cd/usr/share/wire
sunxiaopengsun·2017-06-04 10:59

verilog中wire与reg类型的区别

看了几篇关于verilog中wire与reg类型的区别的博客，摘取部分精彩内容如下：输入端口可以由net/reg驱动，但输入端口只能是net，如a=b&c，输入端口a只能是net型，但其驱动b，c可以是
doghan11·2017-04-04 17:49

Tcar：智能车之ds18b20温度传感器实现温度采集模块

1、温度采集模块//env/ds18b20.zip1.1硬件温度传感器'ds18b20'一线式设备（1-wire）'独立式供电'：VDD接独立的电源'寄生供电'：DQ连接到GPIO管脚当GPIO管脚上为高电平时充电
不才Jerry·2017-03-24 22:39

verilog---有符号数相乘注意事项

先看下面的代码：wire[43:0]sc[6:0]；wire[55:0]c[6:0];wire[55:0]c1[6:0];wire[55:0]c2,c3;assignc1[0]=720*sc[0];assignc1
IamSarah·2017-03-15 16:32

DS18B20简单解析

DS18B20是美信公司的一款温度传感器，单片机可以通过1-Wire协议与DS18B20进行通信，最终将温度读出。
风吹散了我们的记忆·2017-02-22 10:02

Verilog 基础回顾 (一)

variablethatcanholdvalue)关键字reg;缺省值x;2网络连接net=connection,表示寄存器之间的连接，只能采用连续赋值(mustbedrivencontinuously)关键字wire
潍县萧萧竹·2017-01-14 21:00

MongoDB Wire Protocol

MongoDBWireProtocol MongoDBWireProtocol是用于mongo客户端与服务端通信的协议，协议直接基于TCP，建立连接无需应用层的握手所有数据都是小端(Little-Endian)的标准消息头所有消息都有相同的消息头structMsgHeader{ int32messageLength;//totalmessagesize,includingthis int32r
莫名的拉风·2016-11-24 10:00

Verilog求相反数

误区：仅仅是“取反加1”误区操作的后果:若data=1000，表示为-8，取反加一后仍为1000，仍为-8moduleminusdata;regclk;reg[3:0]cnt;wire[3:0]minuscnt
罗马教皇@·2016-10-23 23:03

串口通信USART Top程序以及Tectbench程序

moduleuart_top(clk,reset,enable,RX,TX,testp);inputclk,reset,enable;inputRX;outputTX;output[7:0]testp;wire
左氏浮夸·2016-10-06 11:17

Verilog语法_1(reg、wire、always语法)

September16,2016作者：dengshuai_super出处：http://blog.csdn.net/dengshuai_super/article/details/52557422声明：转载请注明作者及出处。可综合文件放到design文件夹下，testbench文件放到sim文件夹下（文件夹名可自定义）//ex_module.vmoduleex_module(inputwiresc
dengshuai_super·2016-09-16 20:19

强力推荐| 大陆可访问的优秀外国英文网站

Thepowerofknowledge一、优秀英文信息源1、英国《经济学家》http://www.economist.com2、美联社http://wire.ap.org/GoToAP.cgi3、英国BBChttp
徐小木·2016-09-01 21:54

xilinx fpga学习笔记4

十一、算术运算的实现1、Verilog对符号和无符号运算的支持没有明确的表示规范，Verilog定义了下面的规则：（1）Port、wire和reg向量类型被当做无符号类型，否则明确声明的是有符号的；（2
dnfestivi·2016-08-15 21:51

Verilog十大基本功2（testbench的设计 文件读取和写入操作 源代码）

端口分为input,output和inout类型产生激励信号的时候，input对应的端口应当申明为reg,output对应的端口申明为wire,inout端口比较特殊，下面专门讲解。1）直接赋值一
Times_poem·2016-07-26 15:34

（4.3.2.12）Android和Java的轻巧Wire协议缓冲器

消费者最好的工作，Wire协议缓冲器“一个人必须有一个代码！” -奥马尔小由于我们的团队和项目增长，数据的种类和数量也随之
fei20121106·2016-07-12 23:00

16.4 温度传感器DS18B20

DS18B20是美信公司的一款温度传感器，单片机可以通过1-Wire协议与DS18B20进行通信，最终将温度读出。
softn·2016-07-09 07:00

树莓派GPIO控制--C语言篇

pythonGPIO是一个小型的python库，可以帮助用户完成raspberry相关IO口操作，但是pythonGPIO库还没有支持SPI.I2C或者1-wire
阳光下的夏天·2016-06-29 20:21

FPGA 设计32位乘法器

实验代码modulemul_32(out,a,b);input[31:0]a,b;output[63:0]out;wire[63:0]out;assignout=a*b;endmodulemodulemul
执手相看泪眼001·2016-05-31 19:17

FPGA 设计32位乘法器

实验代码modulemul_32(out,a,b); input[31:0]a,b; output[63:0]out; wire[63:0]out; assignout=a*b;endmodulemodulemul
qq_32744005·2016-05-31 19:00

Unity3d 使用 RSA和DES 加密网络数据包

最简单的测试方式：在电脑上安装Wire
cp790621656·2016-05-29 17:00

Wireshark基本介绍和学习TCP三次握手

对我而言，wire
bijian1013·2016-05-25 23:00

英语新闻网站大全

://www.360doc.com/content/10/0507/12/172868_26472909.shtml英国《经济学家》http://www.economist.com美联社http://wire.ap.org
tterminator·2016-05-18 09:00

opengl | openmesh 读取显示3d模型文件

操作鼠标控制物体旋转移动，滚轮缩放F1,F2,F3可以更换显示文件（file1：cow.objfile2：cactus.plyfile3:Armadillo.off）F4更换显示模式(wire,flat
薛昭君·2016-05-10 14:16

opengl | openmesh 读取显示3d模型文件

操作鼠标控制物体旋转移动，滚轮缩放F1,F2,F3可以更换显示文件（file1：cow.objfile2：cactus.plyfile3:Armadillo.off）F4更换显示模式(wire,flat
qq_28057541·2016-05-10 14:00

arduino 中断与Wire库函数（即I2C通讯）不起作用

看了这篇文章后才恍然大悟，部分内容转自这篇文章我说为什么我用中断MsTimer2函数，三轴加速器数据发不出来http://www.arduino.cn/forum.php?mod=viewthread&tid=13205&page=1&extra=原来不论是IIC/TWI,或是SPI,以及硬串口、软串口甚至Serial.print都是要靠中断来帮忙处理,如果你把中断禁止了,那IIC/TWI,SPI
Al_shawn·2016-05-01 00:31

ActiveMQ异常排查： peer did not send his wire format.

后台报出如下错误：javax.jms.JMSException:Wireformatnegociationtimeout:peerdidnotsendhiswireformat. atorg.apache.activemq.util.JMSExceptionSupport.create(JMSExceptionSupport.java:58) atorg.apache.activemq.Activ
boonya·2016-04-27 14:00

AYITACM2016省赛第二周 I 分硬币（01背包）

DescriptionIt'scommonlyknownthattheDutchhaveinventedcopper-wire.TwoDutchmenwerefightingoveranickel,whichwasmadeofcopper.Theywerebothsoeagertogetitandthefightingwassofierce
linyuxilu·2016-04-26 17:00

Dividing coins 动规

64bitIOFormat: %lld&%lluSubmit StatusDescriptionIt’s commonly known that the Dutch have invented copper-wire
a894383755·2016-04-26 13:00

NS3-Wifi-Packet send&receive

追了半天，感觉最好还是在执行程序时追不错举例P2Pchannel发包函数中包含以下：Simulator::ScheduleWithContext(m_link[wire].m_dst->GetNode(
D华丽·2016-03-27 22:49

Verilog语法

信号：wire,reg,tri(测试用)…reg与wire常用运算符：与其他语言类似，逻辑运算与算数运算以及关系运算。分支：if…else,case…default…en
Cheap_talker·2016-03-25 17:10

Android利用Fiddler进行网络数据抓包

相对于tcpdump配合wire
wuxiaobingandbob·2016-03-25 13:00

Verilog HDL笔记

VerilogHDL中的各个模块是并行运行的模块可以调用其他模块的实例模块结构module() 端口说明（input，output，inout） 参数定义（可选） 数据类型定义//wire、reg、task
peihaozhu·2016-03-25 10:00

Wire（聊天工具）

插件介绍：Wire是款极简设计、漂亮的免费聊天软件。你能通过过它和好友们在个人或群组聊天室发送文字、图片、视频和进行语音通话。目前支持IOS、安卓、微软、网页，让你随时随地同步。
c1007726825·2016-03-24 22:39

xilinx器件封装信息

spartan6PackageTypePackageTypeCP:Wire-bond(.5mm)          TQ:QuadFlatPack(.5mm)CS:Wire-bond(.8mm)FT:Wire-bond
pengwangguo·2016-03-22 16:00

Verilog HDL数据类型

一、线网类型：wire：标准连线（默认为该类型）；tri：具备
Samuume·2016-03-20 16:00

51单片机——DS18B20

DS18B20——温度传感器，单片机可以通过1-Wire和DS18B20进行通信，最终将温度读出。1-Wire总线的硬件接口很简单，只需要把18B20的数据引脚和单片机的一个IO口接上就可以通信。
a1314521531·2016-03-18 08:00

Verilog小叙(三)

等式左边是wire类型的变量。等式右边可以是常量、由运算符如
weixin_30241919·2016-03-09 14:00

Verilog中wire与reg类型的区别

wire与reg类型的区别：wire型数据常用来表示以assign关键字指定的组合逻辑信号。模块的输入输出端口类型都默认为wire型。默认初始值是z。reg型表示的寄存器类型。
farbeyond·2016-02-21 11:00

Stainless steel wire functions

SpringWireJawaysteelprovidesthebrightfinishstainlesssteelspringweire,whichisourstarproductandspringmakersalwayspraiseourspringwireofitsexcellentperformance.Thebrightfinishstainlesssteelspringwirewepro
jonetwelve·2016-02-18 16:00
上一页 15 16 17 18 19 20 21 22 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他