E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
XILINX
Altera&
Xilinx
公司FPGA简介
Intel/Altera公司Intel/Altera系列FPGA简介-知乎(zhihu.com)AlteraFPGA提供了多种可配置嵌入式SRAM、高速收发器、高速I/O、逻辑模块以及布线。其内置知识产权(IP)结合优秀的软件工具,缩短了FPGA开发时间,降低了功耗和成本。AlteraFPGA非常适合从大批量应用到目前最新产品的各类应用。每一系列FPGA都有不同的特性,例如,嵌入式存储器、数字信号
Nosery
·
2023-09-18 07:51
fpga开发
通过VIO扩充ILA数据采集种类——FPGA硬件开发板调试4
在需要调试时,往往需要获取系统内部的一些关键信号的数值,这时候就需要使用到
Xilinx
提供的集成逻辑分析仪(IntegratedLogicAnalyzer,简称ILA)。
LogicGuruX
·
2023-09-18 05:54
Matlab
fpga开发
matlab
Xilinx
AXI4 相关
正点原子相关视频SDK篇_58~62_AXI接口简介【
Xilinx
】+【Vivado】+【AXI4总线】+【FPGA】,SDK篇_63~64_自定义IP核-AXI接口【FPGA】+【Vivado】+【自定义
rotk2015
·
2023-09-18 05:21
FPGA
Xilinx
AXI4
【知识】PLL的spread spectrum功能
我看
Xilinx
的PLL也有这样的功能,从来没有人讲,领导叫我测一下我们的PLL的这个功能2.理论我反正看不懂,毕竟信号与系统全忘记了,反正大致如图所示3.示波器频谱图和波形图PL
EPCCcc
·
2023-09-17 23:45
知识
fpga开发
zynqmp之启动
目录相关环境搭建vivado工程搭建Vitis工程编译生成启动部分所需源码地址SD卡启动文件相关参考 五一在家,不能出门,调试了
Xilinx
的ZynqUltraScale+MPSoCs系列的芯片,黑金的
feitingfj
·
2023-09-17 12:57
arm
linux
zynq
linux
嵌入式
zynqmp
arm
矿板EBAZ4205之SD卡启动
目录环境准备工程uboot设备树启动仓库为了测试自制的
Xilinx
JTAG,弄了个矿板,灰常的便宜,在某宝上弄的,只要30多,加邮费40多。
feitingfj
·
2023-09-17 12:57
linux
zynq
arm
嵌入式
linux
在 linux 中加载启动 zynq PL 程序
环境vidado2017.4Linuxzynq4.14.0-
xilinx
zynq7020使用在早期的
xilinx
官方文章写道使用命令(https://
xilinx
-wiki.atlassian.net/
feitingfj
·
2023-09-17 12:57
arm
linux
zynq
linux
zynq
PL
zynq下usb gadget模拟网口、U盘、串口
平台主控芯片:XC7Z020内核版本:Linuxzynq4.14.0-
xilinx
配置所需配置模块在内核DeviceDrivers→USBsupport→USBGadgetSupport下,使用usbgadget
feitingfj
·
2023-09-17 12:56
arm
linux
zynq
arm
usb
自制
Xilinx
JTAG仿真器
目录工具原理图PCB烧录eeprom工程地址注 本草稿最后日期为2021-01-23,本次趁闲暇时间完善,本文主要说明的是自制
Xilinx
Jtag仿真器。
feitingfj
·
2023-09-17 12:56
zynq
硬件
硬件
xilinx
Jtag
jtag
zynq的uboot模式下TFTP更新bit、内核等文件
本文使用软件uboot版本为u-boot-xlnx-
xilinx
-v2018.3,可在https://github.com/
Xilinx
/u-boot-xlnx/tree/
xilinx
-v2018.3下载官方版本硬件为米联客
feitingfj
·
2023-09-17 12:55
zynq
linux
zynq
uboot
tftp
qspi
交叉编译轻量级Dropbear SSH
DropbearSSH使用版本静态编译zlib-1.2.11编译dropbear-2020.80编译使用使用版本dropbear-2020.80.tar.bz2zlib-1.2.11.tar.gz编译器为
Xilinx
SDK2017.4
feitingfj
·
2023-09-17 12:55
linux
zynq
嵌入式
linux
Vivado2018.3安装教程
https://www.
xilinx
.com/support/download/index.html/content/
xilinx
/en/downloadNav/vivado-design-tools/
Archer-
·
2023-09-17 09:08
FPAG
软件配置
FPGA
xilinx
linux下中断驱动
一,ZYNQ中断底层分类详解1,ZYNQCPU软件中断(SGI,Softwaregeneratedinterrupts):ZYNQ共有两个CPU,每个CPU具备各自的16个软件中断(中断号0-15)(16–26reserved):被路由到一个或者两个CPU上,通过写ICDSGIR寄存器产生SGI.2,CPU私有外设中断(PPI,privateperipheralinterrupts):私有中断是固
寒听雪落
·
2023-09-17 06:59
嵌入式网络和硬件驱动
linux
驱动开发
FPAG入门(零)FPGA结构,厂商,设计流程
目录1.PLD的发展历程2.半导体存储器的分类3.PLD的分类4.FPGA厂商5.FPGA的结构5.1AlteraCycloneIV为例5.2
Xilinx
XC4000为例6.设计流程和工具6.1设计流程
吾日叁問
·
2023-09-16 17:35
EDA原理及应用
FPGA
FPGA
vivado
Xilinx
FPGA管脚约束语法规则(UCF和XDC文件)
文章目录1.ISE环境(UCF文件)2.Vivado环境(XDC文件)本文介绍ISE和Vivado管脚约束的语句使用,仅仅是管脚和电平状态指定,不包括时钟约束等其他语法。ISE使用UCF文件格式,Vivado使用XDC文件,Vivado中的MIG_DDR管脚也是使用的UCF文件。1.ISE环境(UCF文件)ISE开发环境可以使用图形化分配界面PlanAhead工具,本文介绍手动编写约束语句的方式。
whik1194
·
2023-09-16 08:50
FPGA
ISE
Vivado
Xilinx
管脚
约束
XDC
FPGA----VCU128的DDR4无法使用问题(全网唯一)
2、解决办法,上
xilinx
社区搜一下就知道了AMDCustomerCommunityhttps://support.
xilinx
.com/s/article/69035?
发光的沙子
·
2023-09-16 08:18
fpga开发
618-基于FMC+的XCVU3P高性能 PCIe 载板 设计原理图
基于FMC+的XCVU3P高性能PCIe载板一、板卡概述板卡主控芯片采用
Xilinx
UltraScale+16nmVU3P芯片(XCVU3P-2FFVC1517I)。
hexiaoyan827
·
2023-09-15 22:45
PCIe
载板
XCVU3P板卡
雷达图像处理
卫星通信系统
图形图像硬件加速器
设计资料原理图-383光纤加速计算-XCKU060的双路QSFP+光纤PCIe 卡 高速信号处理卡
基于kintexUltraScaleXCKU060的双路QSFP+光纤PCIe卡一、板卡概述本板卡系北京太速科技自主研发,基于
Xilinx
UltraScaleKintex系列FPGAXCKU060-FFVA1156
hexiaoyan827
·
2023-09-15 22:45
2022
fpga开发
2路 QSFP,40G 光纤的数据实时采集(5GByte/s 带宽)板卡设计原理图 -PCIE732
板卡采用
Xilinx
的高性能KintexUltraScale系列FPGA作为实时处理器,板载2组独立的72位DDR4SDRAM大容量缓存。板卡具有1个RJ45千兆以太网口以及若干IO信号。
北京青翼科技
·
2023-09-15 22:44
数据中心产品
·
图像处理产品
XCKU060
fpga开发
[PCIE703]FPGA实时处理器-XCKU060+ARM(华为海思视频处理器-HI3531DV200)高性能综合视频图像处理平台设计资料及原理图分享
板卡概述PCIE703是自主研制的一款基于PCIE总线架构的高性能综合视频图像处理平台,该平台采用
Xilinx
的高性能KintexUltraScale系列FPGA加上华为海思的高性能视频处理器来实现。
北京青翼科技
·
2023-09-15 22:44
国产化
视频图像处理产品
fpga开发
华为
图像处理
KU060
人工智能
高速信号处理板资料保存:383-基于kintex UltraScale XCKU060的双路QSFP+光纤PCIe 卡设计原理图
基于kintexUltraScaleXCKU060的双路QSFP+光纤PCIe卡一、板卡概述本板卡系我司自主研发,基于
Xilinx
UltraScaleKintex系列FPGAXCKU060-FFVA1156
hexiaoyan827
·
2023-09-15 22:42
fpga开发
光纤加速计算
高速信号处理
XCKU060板卡
高速信号处理板卡
Xilinx
FPGA 7系列 GTX/GTH Transceivers (2)--IBERT
IBERTGTXIBERT核心提供了基础广泛的物理介质附件(PMA)评估7系列FPGAGTX收发器的演示平台。可参数化以使用不同GTX收发器和时钟拓扑,IBERT核心也可以定制使用不同的线速率、参考时钟速率和逻辑宽度。数据模式生成器和每个所需的GTX收发器都包含了检查程序,给出了几个不同的伪随机二进制序列(PRBS)和要在信道上发送的时钟模式。此外,GTX收发器的配置和调谐可通过逻辑访问其与GTX
LEEE@FPGA
·
2023-09-15 14:21
FPGA接口开发
fpga开发
Xilinx
FPGA 7系列 GTX/GTH Transceivers (1)
初识XlilixGTX1概述
Xilinx
7系列FPGA全系所支持的GT,GT资源是
Xilinx
系列FPGA的重要卖点,也是做高速接口的基础,GT的意思是GigabyteTransceiver,G比特收发器
LEEE@FPGA
·
2023-09-15 14:46
FPGA接口开发
fpga开发
Xilinx
FPGA未使用管脚上下拉状态配置(ISE和Vivado环境)
文章目录ISE开发环境Vivado开发环境方式1:XDC文件约束方式2:生成选项配置ISE开发环境ISE开发环境,可在如下Bit流文件生成选项中配置。右键点击GenerateProgrammingFile,选择ProcessProperties,在弹出的窗口选择ConfigurationOptions->UnusedPin,选择PullDown、PullUp或者Float。可以看到,除了未使用管脚
whik1194
·
2023-09-15 06:17
Xilinx
FPGA
上拉
下拉
管脚
一句话查看编译链的路径包含信息
echo'main(){}'|aarch64-
xilinx
-linux-gcc-E-v-
XXYBMOOO
·
2023-09-15 00:08
linux
运维
服务器
xilinx
xfopencv例程学习笔记
考虑到有别的网友会检索到这个笔记,说明一下,笔记中PL/PS定义在硬件加速函数那块可能不大准确,应该说是在硬件内存中的‘不是SDSCC编译器’与‘是SDSCC编译器’。。。。。。。。。凑合理解。。。xfopencv--examples第一个例程学习accumulate调用sd卡图片到PL中intmain(intargc,char**argv){if(argc!=3){fprintf(stderr,
敲啊敲木鱼
·
2023-09-14 18:19
笔记
Xilinx
ZYNQ 7000学习笔记五(
Xilinx
SDK 烧写镜像文件)
概述前面几篇讲了ZYNQ7000的启动过程,包括BootRom和FSBL的代码逻辑,其中关于FSBL代码对启动模式为JTAG被动启动没有进行分析,本篇将通过将JTAG的功能和通过
Xilinx
SDK烧写镜像文件到
烂白菜的自述
·
2023-09-14 09:22
ZYNQ7000系列学习笔记
学习
笔记
Xilinx
ZYNQ 7000学习笔记四(MultiBoot多重启动)
概述在前面《
Xilinx
ZYNQ7000学习笔记一(复位和启动)》一节中,简单介绍了BootRom的运行流程和什么是persistentregisters(持续寄存器),在本节将对ZYNQ7000MultiBoot
烂白菜的自述
·
2023-09-14 09:50
ZYNQ7000系列学习笔记
学习
笔记
fpga开发
Xilinx
IP解析之 Fast Fourier Transform(FFT) v9.1
前言——两个FFTIP核的区分在Vivado的IP中搜索FFT,会显示出FFT和LTEFFT,如下图所示。FFT就是我们一般使用的FFTIP核,而LTEFFT是什?它和FFT有什么区别?什么时候使用它?为消除这些疑问,下面简单介绍下LTEFFT。LTE(LongTermEvolution,长期演进)项目是3G向4G演进的过渡技术(具体可参考3G、3GPP、LTE、4G解释),此IP是为了满足LTE
徐晓康的博客
·
2023-09-14 09:06
Vivado
FFT
Xilinx
IP
Vivado
matlab
Vivado中FFT9.1 IP核的使用(1)
目录1、
xilinx
FFTIP介绍2、FFTIP接口介绍3、
xilinx
FFTIP的仿真测试4、修改5、参考:1、
xilinx
FFTIP介绍1)正向和反向复数FFT,运行时间可配置。
CLL_caicai
·
2023-09-14 09:02
FPGA项目实战
Xilinx
Artix7上运行cortex-m3软核
0.环境-win10+vivado2018.3+keilmdk-jlink-XC7A35TV121.下载资料https://keilpack.azureedge.net/pack/Keil.V2M-MPS2_DSx_BSP.1.1.0.packhttps://gitee.com/whik/cortex_m3_on_xc7a100t2.vivado2018CreateProject->Next->-
qq_27158179
·
2023-09-14 05:10
单片机
嵌入式Linux
单片机
嵌入式硬件
Xilinx
Artix7上运行tinyriscv
0.环境-ubuntu18-win10+vivado2018.3-gitdesktop-XC7A35TV12核心板-ft2232hl小板(用于程序烧录)1.git克隆源码GitDesktop->File->Clonerepository->->URL:https://gitee.com/liangkangnan/tinyriscv/->Localpath:D:\Workspaces\GitHub\
qq_27158179
·
2023-09-14 05:08
单片机
FPGA
fpga开发
单片机
解决vivado hls 编译报错command ‘ap_source‘ returned error code
win10编译vivadohls的时候出现如下情况解决方案:打开C:\
Xilinx
\Vivado\2017.4\bin\unwrapped\win64.o这个目录备份原先的vivado.exe文件拷贝目录下
龙图腾
·
2023-09-13 16:30
zynq
fpga开发
硬件设计之JTAG转USB转换芯片
前言实验室
XILINX
下载器常常存在不够用的情况,将下载器集成到PCB上这样调试时只需要一条USB线缆就行啦,再也不用到处找下载器了呜呜,
XILINX
FPGA支持JTAG最高优先级调试,因此只需要将JTAG
青豆哒哒
·
2023-09-13 03:52
硬件设计
fpga
FPGA----VCU128的SCUI(上位机软件)无法使用问题
下面是下载链接https://github.com/
Xilinx
/
Xilinx
BoardStore/tree/2019.2/boards/
Xilinx
/vcu128https://github.com
发光的沙子
·
2023-09-12 23:11
fpga开发
博客摘录「
Xilinx
FPGA管脚XDC约束之:物理约束」2023年5月17日
端口名称为数组时,需要用{}括起来,端口名不能为关键字。差分信号约束,只约束P管脚即可,系统自动匹配N管脚约束,当然_P和_N管脚都约束也没有问题;
新生代CV搬运工
·
2023-09-12 18:33
笔记
Aurora 8B/10B、PCIe 2.0、SRIO 2.0三种协议比较
业界广泛使用的
Xilinx
公司Virtex-6系列FPGA支持多种高速串行通信协议,本文针对其中较为常用的Aurora8B/10B和PCIExpress2.0,SerialRapidIO2.0三种协议进行了测试及对比分析
长弓的坚持
·
2023-09-12 17:33
总线
接口
协议
存储
FPGA原理与结构——时钟IP核的使用与测试
一、前言本文介绍
xilinx
的时钟IP核ClockingWizardv6.0的具体使用与测试过程,在学习一个IP核的使用之前,首先需要对于IP核的具体参数和原理有一个基本的了解,具体可以参考:FPGA原理与结构
apple_ttt
·
2023-09-12 12:21
FPGA原理与结构
fpga开发
fpga
xilinx
IP核
时钟
【Zynq】
Xilinx
SDK添加外部头文件和源文件
添加头文件添加源文件首先添加外部链接路径不加过滤的话会包含路径下所有的.c文件。过滤器如图此时就会看到编译、链接都通过了。SDK实际上会把makefile文件生效到这里:
Raww_ii
·
2023-09-11 13:57
嵌入式硬件
ide
ZYNQ学习笔记PS部分【基本介绍】
基于Zynq的嵌入式开发流程
Xilinx
ZynqSoC是集成了FPGA和硬核处理器的特殊SoC,它与一般FPGA的最大不同就是自带了一个ARMCortex-A系列硬核,根据型号不同从A9到A53都有,对于
内 鬼
·
2023-09-11 04:25
ZYNQ
嵌入式
soc
fpga
arm
Xilinx
ZYNQ 7000学习笔记三(FSBL代码分析-C代码)
参考资料:Zynq-7000SoCSoftwareDevelopersGuide(UG821)1.承接上一篇,回到FSBL工程,在目录FSBL/src/main.c中找到main函数,可以看到第一步就是调用了ps7_init()函数。ps7_init()函数位于ps7_init.c文件中,这个C文件是由SDK根据用户的硬件hdf配置自动生成的。这个接口就是根据查看处理器版本对MIO、PLL、Clo
烂白菜的自述
·
2023-09-11 04:25
ZYNQ7000系列学习笔记
学习
笔记
c语言
fmc接口定义_FMC-ADA学习笔记之DAC配置及应用
FMC-ADA464是威视锐公司推出的一款基于
xilinx
标准FMC低密度连接器的ad-da扩展板,适合作为高速数据采集或软件无线电研究开发领域,可以配合所有支持
xilinx
标准3.3V接口/2.5V标准的
ArcCl
·
2023-09-11 04:25
fmc接口定义
ultrascale和arm区别_ZYNQ UltraScale+ MPSoc FPGA初学笔记
前言最近要做新的设计用到
Xilinx
ZYNQUltraScale+MPSoc系列的芯片。文档看到吐,阅读间隙和妹子聊天,还被吐槽太闲。
weixin_39638708
·
2023-09-11 04:25
ZYNQ UARTLITE学习小结
基本上都是参考
xilinx
的例程来的,只是在调试的过程中,尝试了一下发送中断,接收轮询的方式,结果
dai410257573
·
2023-09-11 04:55
ZYNQ
学习
Xilinx
ZYNQ 7000学习笔记三(小结)
1启动模式:ZYNQ7000的启动模式由外部引脚决定的,5个模式引脚MIO[6:2]用于配置NANDflash、并行NORflash、SerialNOR(Quad-SPI)、SDflash以及JTAG一共5种启动模式。具体而言就是复位时,zynq-7000SOC对下述引脚进行连续3个时钟周期采样。复位采样MIO[6:2]并将采样的模式值保存到系统级控制寄存器SLCR内的BOOT_MODE寄存器内。
烂白菜的自述
·
2023-09-11 04:24
ZYNQ7000系列学习笔记
学习
笔记
ZYNQ学习笔记
https://blog.csdn.net/l471094842/article/details/90812553
xilinx
浮点数IP核的使用方法。2.AXI总线学习小结。
JACKLJ1998
·
2023-09-11 04:24
verilog
深度学习
URAM:提供更多的内存
什么是URAM关于URAM的详细信息,可以去
xilinx
官网搜索文件WP477。文档中都是中文,非常好容易理解。URAM与BRAM以及DRAM相比,资源多了许多。
月月wp
·
2023-09-11 04:02
FPGA知识分享
fpga开发
BRAM/URAM资源介绍
Bram是BlockRAM的缩写,是
Xilinx
FPGA中常见的RAM资源之一,也是最常用的资源之一。它是一种单独的RAM模块,通常用于存储大量的数据(例如图像、视频等)。
Lightning-py
·
2023-09-11 04:31
fpga开发
FPGA配置存储器-XCF128XFT64C
制造商编号:XCF128XFT64C制造商:
Xilinx
制造商:
Xilinx
产品种类:FPGA-配置存储器存储类型:EEPROM存储容量:128Mbit最大工作频率:54MHz工作电源电压:1.8V最小工作温度
冰VIVI66
·
2023-09-11 03:34
Xilinx
DDR3 MIG IP核(4)--把MIG IP核打包成FIFO(下)
目录1、FIFO控制模块1.1、端口1.2、Verilog代码2、顶层模块2.1、端口2.2、Verilog代码
孤独的单刀
·
2023-09-11 03:31
FPGA接口与协议
fpga
verilog
DDR
DDR3
Xilinx
上一页
8
9
10
11
12
13
14
15
下一页
按字母分类:
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他