E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
XILINX
xilinx
烧录器无法连接,结果重新装了个系统
背景:我用十年前的旧笔记本电脑一直当fpga调试电脑用,用了差不多两年,感觉性能越来越卡,开vivado的工程做implementation很慢,最近甚至出现了hardwaremanager连不上芯片,遍查各种经验,也解决不了问题。一开始USB都用不了,后来各种尝试,用USBhub去接U盘,这方面问题解决了。USB烧录器始终不行,我感觉可能是杀毒软件或者硬件上有问题了。于是又找了个八年前的旧电脑,
danxutj
·
2023-10-06 05:59
FPGA
物联网
“GT/Serdes/高速收发器”相关的FPGA调研
GT资源是
Xilinx
系列FPGA的重要卖点,
danxutj
·
2023-10-06 05:28
FPGA
fpga开发
System Generator学习——时间和资源分析
、步骤三、步骤1:系统生成器的时序分析1、时序分析2、解决时间违规问题四、步骤2:系统生成器中的资源分析总结前言在本节实验中,你将学习如何通过在Simulink中进行仿真来验证设计的功能,以确保在目标
Xilinx
岁月指尖流
·
2023-10-05 23:34
system
generator
Simulink
SystemGenerator
Xilinx
Vitis 启动时未响应的解决方法
在启动
Xilinx
Vitis2021.1时,无论是从
Xilinx
Vivado界面的LaunchVitis启动还是直接启动都会在启动后显示出主界面后未响应:其原因是Windows系统的PATH环境变量溢出了
Ayka
·
2023-10-05 06:42
windows
xilinx
vitis
batch
Vivado改变工作目录
一般情况下Vivado的目录为C:/Users/xxx/AppData/Roaming/
Xilinx
/Vivado,可以通过TCL命令将其改变为当前工程的目录,cd[get_propertydirectory
山音水月
·
2023-10-05 06:41
#
Vivado
Vivado
vivado杂项记录
文章目录问题的解决
Xilinx
Vitis启动时未响应的解决方法Spawnfailed:Noerror错误vivado卡在InitializingLanguageServer的解决方法vivado中添加文件后出现
山音水月
·
2023-10-05 06:40
#
Vivado
vivado
PS端GPIO配置和基本介绍
Xilinx
PSGPIO驱动程序。该驱动程序支持
Xilinx
PSGPIO控制器。
NoNoUnknow
·
2023-10-05 05:00
FPGA学习
fpga
嵌入式硬件
fpga开发
Xilinx
sdk 学习笔记 之 IIC(二)
在学习IIC之前,需要弄清楚
xilinx
提供的iic函数需要掌握三个函数XIicPs_Config*XIicPs_LookupConfig(u16DeviceId)LooksupthedeviceconfigurationbasedontheuniquedeviceID.Atablecontainstheconfigurationinfoforeachdeviceinthesystem
Spark Wang
·
2023-10-04 15:42
Xilinx
sdk
zynq7000系列PS端GPIO初始化函数XGpioPs_LookupConfig()和XGpioPs_CfgInitialize()详解
前言
xilinx
公司在设计这款芯片时就同步编写了ps端的函数库,我们在对zynq这款芯片进行开发,直接调用库函数就可以了。
Nina_小哥
·
2023-10-04 15:11
单片机
fpga
嵌入式
soc
SDK & Vitis记录
的解决方法通过XML文件导入工程的include路径方法说明其他设置编译选项设置某些文件/文件夹不编译单独设置文件的编译选项向存储区中导入/导出数据通过GUI操作使用命令行操作产生C代码的MAP文件在
Xilinx
SDK
山音水月
·
2023-10-04 13:51
#
SDK
SDK
《安富莱嵌入式周报》第323期:NASA开源二代星球探索小车, Matlab2023b,蓝牙照明标准NLC,
Xilinx
发布电机套件,Clang V17发布
视频版:https://www.bilibili.com/video/BV1vp4y1F7qD《安富莱嵌入式周报》第323期:NASA开源二代星球探索小车,Matlab2023b,蓝牙照明标准NLC,
Xilinx
硬汉嵌入式
·
2023-10-03 05:37
嵌入式周报
计算机外设
开源
驱动开发
xilinx
的原语的使用
xilinx
的原语的使用在学习FPGA实现千兆网时需要GMII转RGMII,这就涉及了原语的使用,特此记录!
@晓凡
·
2023-10-03 05:28
FPGA学习之路
fpga开发
UltraScale 架构
UltraScale是赛灵思(
Xilinx
)推出的一种FPGA(现场可编程门阵列)架构。UltraScale结构是赛灵思公司第五代FPGA架构,旨在提供卓越的性能、容量和灵活性。
BiGmowang
·
2023-10-03 04:25
架构
fpga开发
基于TI Sitara系列AM5728工业开发板——FPGA视频开发案例分享
操作说明41.3关键代码(MicroBlaze)111.4Vivado工程说明161.5模块/IP核配置20前言本文主要介绍FPGA视频开发案例的使用说明,适用开发环境:Windows7/1064bit、
Xilinx
Vivado2017.4
Tronlong创龙
·
2023-10-02 09:43
fpga开发
音视频
ubuntu16.04下搭建arm-
xilinx
-交叉编译环境
Ubuntu上交叉编译环境的搭建(1)下载
xilinx
-2011.09-50-arm-
xilinx
-linux-gnueabi.bin安装包。
Nik_TellYou
·
2023-10-02 07:47
linux嵌入式开发环境搭建
Ubuntu
Xilinx
14.7安装教程
https://blog.csdn.net/qq_43066051/article/details/108695253?ops_request_misc=%257B%2522request%255Fid%2522%253A%2522160749808019724813213646%2522%252C%2522scm%2522%253A%252220140713.130102334.pc%255Fa
ln栓
·
2023-10-01 16:26
【PCIE703】基于华为海思ARM的8路SDI高清视频图像处理平台(KU060+HI3531D)
PCIE703是我司自主研制的一款基于PCIE总线架构的高性能综合视频图像处理平台,该平台采用
Xilinx
的高性能KintexUltraScale系列FPGA加上华为海思的高性能视频处理器来实现。
北京青翼科技
·
2023-09-27 00:30
华为
arm开发
图像处理
dropbear 交叉编译
/bin/bashexportCC=/opt/sdk/arm/arm-
xilinx
/lin/bin/arm-
xilinx
-linux-gnueabi-gccexportSTRIP=/opt/sdk/arm
洪大宇
·
2023-09-26 21:00
python
高端Zynq ultrascale+使用GTH回环测试 提供2套工程源码和技术支持
这目录1、前言2、GTH高速收发器介绍GTH高速收发器结构参考时钟的选择和分配GTH发送端GTH接收端3、vivado工程详解4、上板调试验证5、福利:工程代码的获取1、前言
Xilinx
系列FPGA内置高速串行收发器
9527华安
·
2023-09-26 19:52
Zynq
菜鸟FPGA
GT
高速接口
fpga开发
GTH
高速通信
GTX
GTP
Xilinx
FPGA 7系列 GTX/GTH Transceivers (5)-- Aurora 8b10b 信号传输实战--小试牛刀
第一节:
Xilinx
FPGA7系列GTX/GTHTransceivers(1)–了解了GTX硬件的基础知识第二节:IBERTGTX--通过IbertIP测试链路通信第三节:aurora8b10bsinglelane4byte
LEEE@FPGA
·
2023-09-26 19:51
FPGA接口开发
fpga开发
GTX
Aurora8b10b
【【萌新的SOC学习之绪论】】
萌新的SOC学习之绪论Vitis统一软件平台的前身为
Xilinx
SDK,从Vivado2019.2版本开始,
Xilinx
SDK开发环境已统一整合到全功能一体化的Vitis中。
ZxsLoves
·
2023-09-26 11:50
SOC学习
学习
fpga开发
Aurora ip核的使用详解
主要的参考文档都来源
Xilinx
官网的文档,包括PG074,PG046,UG476等,大家可以去官网自行下载。限于作者能力,如发现错误或者有建议,大家可以在评论区提出。概念首先我们需要
qq_43599976
·
2023-09-26 03:26
FPGA
嵌入式
Aurora工程搭建与代码分析
前言版本:Vivado2019.1平台:
Xilinx
ZCU102开发板官方文档:PG074背景知识工程搭建计划搭建一个1lane的自回环测试工程,可以进行自发自收。
Bigbeea
·
2023-09-26 03:25
工程实操
fpga开发
Xilinx
FPGA 7系列 GTX/GTH Transceivers (3) Aurora 8b10b
第一节:
Xilinx
FPGA7系列GTX/GTHTransceivers(1)–了解了GTX硬件的基础知识第二节:IBERTGTX--通过IbertIP测试链路通信学习官方历程aurora8b10bsinglelane4byte1
LEEE@FPGA
·
2023-09-26 03:25
FPGA接口开发
fpga开发
Aurora
8b10b
GTX
Xilinx
平台Aurora IP介绍(一)Aurora基础知识
汇总篇:
Xilinx
平台AuroraIP介绍(汇总篇)目录一、Aurora协议二、
Xilinx
平台AuroraIP介绍
子墨祭
·
2023-09-26 03:25
FPGA接口篇
fpga开发
aurora
高速接口
Xilinx
FPGA 7系列 GTX/GTH Transceivers (4) Aurora 8b10b 递增数收发验证
第一节:
Xilinx
FPGA7系列GTX/GTHTransceivers(1)–了解了GTX硬件的基础知识第二节:IBERTGTX--通过IbertIP测试链路通信第三节:aurora8b10bsinglelane4byte
LEEE@FPGA
·
2023-09-26 03:55
FPGA接口开发
fpga开发
gtx
Aurora
8b10b
HDMI设计4--HDMI 1.4/2.0 Receiver Subsystem IP
Reference:https://china.
xilinx
.com/content/dam/
xilinx
/support/documentation/ip_documentation/v_hdmi_rx_ss
被选召的孩子
·
2023-09-25 21:39
HDMI设计
fpga开发
图像处理
hdmi
【PCIE702-1】基于Kintex UltraScale系列FPGA的高性能PCIe总线数据预处理载板
PCIE702-1是一款基于PCIE总线架构的高性能数据预处理FMC载板,板卡采用
Xilinx
的高性能KintexUltraScale系列FPGA作为实时处理器,实现各个接口之间的互联。
北京青翼科技
·
2023-09-25 14:15
fpga开发
Xilinx
FPGA开发实用经验学习(二)
1、JTAG电路的原理与设计先说一下JTAG(JointTestActionGroup)。标准的JTAG接口是4线接口,TMS、TCK、TDI以及TDO,分别为模式选择、时钟、数据输入以及输出信号线。JTAG电路的功能模块如下图所示:JTAG接口常用于实现ISP(In-SystemProgrammable),对Flash等器件进行编程。JTAG边界扫描电路又称为BoundarySeanTest(B
海绵笨笨
·
2023-09-25 09:51
fpga
【
Xilinx
】基于MPSoC的OpenAMP实现(一)
【
Xilinx
】基于MPSoC的OpenAMP实现(一)一、开发环境1、开发思路2、下载官方bsp包二、编译Linux1、配置petalinux环境变量2、创建工程3、进入目录4、设置缓存目录(重点:可离线编译
王师傅MasterWang
·
2023-09-25 08:30
Xilinx软件开发
-Master
Wang
linux
Xilinx
mpsoc
openamp
zcu106
amd
【
Xilinx
】Spartan 7上手指南(ARTY S7开发板)
Spartan7上手指南一、安装board文件1.下载并解压板卡压缩文件2.复制到Vivado安装目录二、demo工程1.下载demo2.修改tcl3.恢复工程4.生成bit三、调试运行1.连接电脑2.设置串口3.烧写bit1)打开OpenHardwareManager2)点OpenTarget3)点AutoConnect4)右键点击xc7s50_05)点ProgramDevice6)点Progr
王师傅MasterWang
·
2023-09-25 08:29
Xilinx软件开发
-Master
Wang
fpga开发
Xilinx
fpga
vivado
【
Xilinx
】如何自动格式化Verilog代码
开发环境Vivado+VSCode【
Xilinx
】自动格式化Verilog代码前言一、安装VSCode并修改Vivado的默认编辑器二、安装Verilog插件1.语法插件2.格式化插件三、演示:如何代码格式化
王师傅MasterWang
·
2023-09-25 08:29
Xilinx软件开发
-Master
Wang
Xilinx
Vivado
Verilog
VSCode
AMD
【KV260】KV260的PMOD接口介绍
KV260的PMOD接口介绍一、什么是PMOD接口二、KV260的PMOD接口1.原理图2.阻容3.连接器4.核心板管脚一、什么是PMOD接口Pmod接口标准是由
Xilinx
的第三方合作伙伴迪芝伦(Digilent
王师傅MasterWang
·
2023-09-25 08:59
Xilinx软件开发
-Master
Wang
KV260
fpga开发
【
Xilinx
】基于MPSoC的OpenAMP实现(二)
【
Xilinx
】基于MPSoC的OpenAMP实现(二)前言一、修改echo_test1、查找源代码二、创建自己的app1、新建app2、编译代码2.1用petalinux-build编译2.2方法二:
王师傅MasterWang
·
2023-09-25 08:57
linux
Xilinx
mpsoc
openamp
amd
zcu106
基于FPGA双路GMSL接收
功能概述产品版主要功能为接收两路GMSL图像(解码芯片MAX96706),并将两路图像通过
Xilinx
公司生产的FPGA芯片,转换为RJ45接口的网络数据(满足标准UDP协议),且能通过一路HDMI输出
Eidolon_li
·
2023-09-24 21:46
Spartan6
fpga开发
ZYNQ学习笔记-LINUX篇-字符设备驱动控制AXI-GPIO
ZYNQ学习笔记硬件平台:zynq-7000&xc7z100ffg900-2linux开发平台:ubuntu16.04.4LTSzynq-linux内核:linux-xlnx-
xilinx
-v2017.4LINUX
Mliameikoo
·
2023-09-24 17:18
ZYNQ
c语言
linux
嵌入式
内核
kernel
【【萌新的FPGA学习之初识ZYNQ】】
Zynq-7000系列就是一片带有可编程片上系统的芯片,它是由
Xilinx
公司于2010年4月推出的的行业第一个可扩展
ZxsLoves
·
2023-09-24 02:17
FPGA学习
fpga开发
学习
【
xilinx
】Versal启动文件简述 pdi bif
Versal启动文件简述FPGA开发圈2022-12-2216:09400浏览0评论0点赞作者:MacMahonStephen,AMD赛灵思开发者Versal™是由多个高度耦合的可配置块组成的自适应计算加速平台(ACAP)。这些块包括NoC、AIE、PL和CIPS(CIPS本身包含不同的域:LPD和FPD)等,启动这些块时,需使用Vivado中的配置集进行配置。本篇博文是Versal“从零开始”调
黄埔数据分析
·
2023-09-23 19:33
FPGA
fpga
[BD 41-1629] </zynq_ultra_ps_e_0/SAXIGP3/HP1_QSPI> is excluded from all addressable master spaces.
[BD41-1629]isexcludedfromalladdressablemasterspaces.
xilinx
Thisisnotanerror;it’sjusta(critical)warning.You
黄埔数据分析
·
2023-09-23 19:02
FPGA
python
xilinx
sdaccel 关于opencl介绍
sdaccel已经合并入vitisopenclOpenCLApplicationStructure----
xilinx
onyoutubeOpenCLMemoryArchitecturem
黄埔数据分析
·
2023-09-23 19:31
FPGA
OpenCL
opencl
xilinx
用户自定义ip 多语言封装
https://support.
xilinx
.com/s/question/0D52E00006hppSSSAY/vivado%E8%87%AA%E5%AE%9A%E4%B9%89ip%E4%B8%ADfilegroup
黄埔数据分析
·
2023-09-23 19:01
FPGA
fpga
使用
Xilinx
IP核进行PCIE开发学习笔记(一)简介篇
https://zhuanlan.zhihu.com/p/32786076最近接触到一个项目,需要使用PCIE协议,项目要求完成一个pcie板卡,最终可以通过电脑进行通信,完成电脑发送的指令。这当中需要完成硬件部分,使用FPGA板实现,同时需要编写Windows下的驱动编写。初次接触到PCIE协议,网络上的相关教程不够清晰,让人看了之后不知所以然,不适合完全没有基础的人学习(就是我这样的人)。经过
非鱼知乐
·
2023-09-23 13:50
基于复旦微的FMQL45T900全国产化ARM开发开发套件(核心板+底板)
该核心板将复旦微的FMQL45T900(与
XILINX
的XC7Z045-2FFG900I兼容)的最小系统集成在了一个87*117mm的核心板上,可以作为一个核心模块,进行功能性扩展,能够快速的搭建起一个信号平台
北京青翼科技
·
2023-09-23 05:22
fpga开发
基于复旦微的FMQL45T900全国产化ARM核心模块(100%国产化)
该核心板将复旦微的FMQL45T900(与
XILINX
的XC7Z045-2FFG900I兼容)的最小系统集成在了一个87*117mm的核心板上,可以作为一个核心模块,进行功能性扩展,能够快速的搭建起一个信号平台
北京青翼科技
·
2023-09-23 05:50
fpga开发
基于Kintex UltraScale系列FPGA KU060/KU115高性能PCIe数据预处理载板(5GByte/s带宽)
板卡采用
Xilinx
的高性能KintexUltraScale系列FPGA作为实时处理器,实现FMC接口数据的采集、处理、以及背板接口互联。板载2组独立的72位DDR4SDRAM大容量缓存。
北京青翼科技
·
2023-09-21 16:41
fpga开发
博客摘录「 SRIO学习笔记之SRIO简介与
Xilinx
SRIO ip核例程详解」2023年9月1日
gt_clk=line_rate/20;gt_pcs_clk=line_rate/40;phy_clk=(gt_clk*link_width)/4;log_clk=phy_clk;cfg_clk=phy_clk;
m0_61265869
·
2023-09-21 07:09
笔记
Xilinx
SDK编译完成自动生成SREC文件(适用于ISE、Vivado、Vitis)
把elf转换成srec格式的常规方式,是打开ProgramFlashMemory界面,选择elf文件,点击ConvertELFtoSREC会在hardware目录下的cache文件夹下生成SREC文件。可以通过配置编译后执行命令,在每次编译完成自动生成SREC文件。会在elf文件同级目录下自动生成srec文件。mb-objcopy-Osrecyour_app.elfyour_app.srec这种方
whik1194
·
2023-09-21 00:56
FPGA
Xilinx
SDK
SREC
ELF
Vivado
Vitis
vivado2019.1安装
Xilinx
采用的是ISE和vivado;Altera采用的是quartusII。
静一下1
·
2023-09-20 10:19
FPGA原理与结构(0)——目录与传送门
二、可编程逻辑块CLB可配置逻辑块CLB(ConfigurableLogicBlock)是
xilinx
系类FPGA的基本逻辑单元(在各系列中CLB可能有所不同,以下我们主要讨论
Xilinx
7系类),是实现时序逻辑电路和组合逻辑电路的主要逻辑资源
apple_ttt
·
2023-09-20 09:43
FPGA原理与结构
fpga开发
fpga
硬件架构
Xilinx
FPGA 程序固化重新上电程序不运行的问题
问题描述FPGA直接下载bit文件,功能正常。FPGA擦除FLASH,烧写FLASH,正常。电源断电,重新上电,FALSH里面的程序没有启动,FPGA程序没有跑起来。–FLASH启动不正常。解决办法在XDC约束文件里边增加约束:##Configurationoptions,canbeusedforalldesignsset_propertyBITSTREAM.CONFIG.CONFIGRATE50
LEEE@FPGA
·
2023-09-20 06:10
FPGA学习记录
fpga开发
上一页
7
8
9
10
11
12
13
14
下一页
按字母分类:
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他