E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
XILINX
Xilinx
FPGA 10G Ethernet Subsystem example
The10GEthernetsubsystemprovides10Gb/sEthernetMAC,PhysicalCodingSublayer(PCS)andPhysicalMediumAttachment(PMA)transmitandreceivefunctionalityoveranAXI4-Streaminterface.Thesubsystemisdesignedtointerfacew
青城扬沙
·
2023-10-20 00:31
FPGA技术开发
fpga开发
Xilinx
Alveo加速卡开发环境搭建
参考网页版帮助官网AlveoU200DataCenterAcceleratorCard首页VitisUnifiedSoftwareDevelopmentPlatform2020.1Documentation
Xilinx
Runtime
三遍猪
·
2023-10-20 00:58
FPGA
alveo
Xilinx
IP 10 Gigabit Ethernet Subsystem IP
Xilinx
IP10GigabitEthernetSubsystemIP10Gb以太网子系统在10GBASE-R/KR模式下提供10Gb以太网MAC和PCS/PMA,以提供10Gb以太网端口。
LEEE@FPGA
·
2023-10-20 00:26
FPGA接口开发
tcp/ip
网络协议
网络
Verilog中function函数的使用说明
平台:vivado2017.4仿真:modelsin10.6d最近在看
XILINX
的IP仿真时,发现他们做的仿真模型里面使用了很多task和function。
爱漂流的易子
·
2023-10-19 19:46
fpga开发
Xilinx
DDR4 MIG 的调试
xcku115-flva1517-2-i(active)语言:VerilogHDL参考文件:pg150.下载地址pg150-ultrascale-memory-ip.pdf•查看器•AMD自适应计算文档门户(
xilinx
.com
爱漂流的易子
·
2023-10-19 19:11
fpga开发
vitis hls 20.02 在 ubuntu 20.04 上 c simulation 和 cosimulation 编译报错的问题
AXI_masterport'coef'hasadepthof'0'.Insufficientdepthmayresultinsimulationmismatchorfreeze.Buildusing"/home/godfly/
Xilinx
God__fly
·
2023-10-18 17:04
ubuntu
【PCIE733】基于PCI Express总线架构的2路160MSPS AD采集、12路LVDS图像数据采集卡
该板卡遵循PCIExpress2.0规范,全高半长尺寸,板卡采用
Xilinx
的28nm高性能FPGA处理器XC7K325T作为主控制器,板卡ADC器件采用TI公司的ADC16DV160芯片,实现2路16bit
北京青翼科技
·
2023-10-17 06:55
express
架构
【TES720D】青翼科技基于复旦微的FMQL20S400全国产化ARM核心模块
该款核心板的主芯片兼容
XILINX
的ZYNQ7010或ZYNQ7020系列FPGA。核心板上布了DDR3SDRAM、E
北京青翼科技
·
2023-10-17 06:55
fpga开发
图像处理
信号处理
【TES745D】基于复旦微的FMQL45T900 全国产化ARM 核心模块(100%国产化)方案设计中文资料
该核心板将复旦微的FMQL45T900(与
XILINX
的XC7Z045-2FFG900I兼容)的最小系统集成在了一个87*117mm的核心板上,可以作为一个核心模块,进行功能性扩展,能够快速的搭建起一个信号平台
北京青翼科技
·
2023-10-17 06:24
国产化
核心板系列
工控/智能信号处理
fpga开发
国产化
上海复旦微FMQL45T900
ARM
核心板
【TES710D】基于复旦微的FMQL10S400全国产化ARM核心模块
该款核心板的主芯片兼容
XILINX
的ZYNQ7010或ZYNQ7020系列FPGA。核心板上布了DDR3SDRAM、E
北京青翼科技
·
2023-10-17 06:24
核心板系列
工控/智能信号处理
国产化
fpga开发
复旦微的FMQL10S400
百分百国产化
紫光国微
使用JTAG更新BRAM的方法
使用的软件是vivado2019.2,芯片型号
xilinx
.com:vcu118:part0:2.0。如果和我不一样请自己在tcl脚本里面修改。引言做SOC原型
月落乌啼霜满天@3760
·
2023-10-17 00:40
硬件
调试
fpga开发
verilog
经验分享
ZYNQ7000 #3 - Linux环境下在用户空间使用AXI-DMA进行传输
使用了国外开源的
xilinx
_axidma操作库,完成了用户空间上的AXI-DMA传输。
AE_小良
·
2023-10-16 15:03
fpga如何约束走线_手把手课堂:
Xilinx
FPGA设计时序约束指南
作为赛灵思用户论坛的定期访客,我注意到新用户往往对时序收敛以及如何使用时序约束来达到时序收敛感到困惑。为帮助FPGA设计新手实现时序收敛,让我们来深入了解时序约束以及如何利用时序约束实现FPGA设计的最优结果。何为时序约束?为保证设计的成功,设计人员必须确保设计能在特定时限内完成指定任务。要实现这个目的,我们可将时序约束应用于连线中——从某FPGA元件到FPGA内部或FPGA所在PCB上后续元件输
weixin_39966465
·
2023-10-16 14:44
fpga如何约束走线
FPGA纯verilog代码实现H.264/AVC视频解码,提供工程源码和技术支持
、前言本设计是一种verilog代码实现的低功耗H.264/AVC解码器(baseline),硬件ASIC设计,不使用任何GPP/DSP等内核,完全有可综合的verilog代码实现,没有任何ip,可在
Xilinx
9527华安
·
2023-10-16 11:21
菜鸟FPGA图像处理专题
FPGA视频图像编解码
fpga开发
h.264
视频解码
verilog
图像处理
Xilinx
Vivado 驱动问题:无法连接到 JTAG 接口
Xilinx
Vivado驱动问题:无法连接到JTAG接口在使用
Xilinx
Vivado进行FPGA开发时,有时会遇到无法连接到JTAG接口的问题。这可能导致无法进行芯片编程、调试和调试等关键任务。
ByteWhiz
·
2023-10-16 01:47
Matlab
fpga开发
matlab
vitis报错:platform out-of-date,编译时makefile error;修改后application编译报undefined reference
参考资料:https://forums.
xilinx
.com/t5/Embedded-Development-Tools/Drivers-and-Makefiles-problems-in-Vitis-
不缺席的阳光
·
2023-10-15 22:31
fpga
vitis HLS 创建IP核步骤
Xilinx
版本:2021.2PC系统Windows101、打开vitisHLS,点击CreateProject,填写项目名称以及选择项目位置因为我们创建的为空项目,顶层函数目前为空,直接点击next,
521zhangxx
·
2023-10-15 22:31
fpga开发
自定义AXI IP核实验——FPGA Vitis篇
文章目录1.前言2.Vivado工程的编写2.1创建自定义IP2.2添加自定义IP到工程3.Vitis工程的编写A.工程源码下载1.前言
Xilinx
官方为大家提供了很多IP核,在Vivado的IPCatalog
BIGMAC_1017
·
2023-10-15 22:00
FPGA
fpga开发
verilog
arm
Vitis HLS 导出IP核报错,详细解决办法
VitisHLS|ExportRTL时报错“ERROR:[IMPL213-28]FailedtogenerateIP,这个情况是官方bug导致具体原因在官网有解释,链接如下:https://support.
xilinx
.com
smallbright
·
2023-10-15 22:29
fpga开发
XILINX
2020.1自制IP导入vitis编译工程报错,修改makefile
=====================VitisHLS-High-LevelSynthesisfromC,C++andOpenCLv2020.1(64-bit)Copyright1986-2020
Xilinx
tly11
·
2023-10-15 22:29
fpga开发
Xilinx
SDK移植工程到vitis
自2019年起,SDK被Vitis取代,且旧版本的SDK工程无法被Vitis直接打开,这里介绍一下移植旧版本SDK工程到Vitis的方法。 官方移植教程链接步骤:新建一个文件夹用于保存vitis工作空间点击ImportProject选择导入Eclipse工作空间选择之前的SDK工作空间,点击Finish完成导入
wjh776a68
·
2023-10-15 22:58
#
Xilinx入门
vitis
解决
Xilinx
Vitis的platform out-of-date
使用Vitis进行Zynq的TCP开发通信,建立Platform工程后,需要修改BSP设置,加入Lwip支持才能使用Lwip的函数,但在修改后,平台平台工程提示out-of-date,依然无法添加Lwip的函数。我想是因为修改了还没build,但重新build了很多次,每次都提升“BuildFinish”,依然是Out-of-date。排查了很久,发现原因在于,build过程出错,由于consol
dumpo
·
2023-10-15 22:27
ZYNQ
vitis自定义IP编译报错解决方法
arm-
xilinx
-eabi-gcc.exe:error:*.c:Invalidargumentarm-
xilinx
-eabi-gcc.exe:fatalerror:noinputf
芯语新源
·
2023-10-15 21:52
fpga开发
基于FPGA的图像去雾算法实现,附带工程源码
基于FPGA的图像去雾算法实现,附带工程源码开发板:
Xilinx
Artix-7-35T开发板;IDE:vivado2019.1;图像分辨率:720P;输入:HDMI视频;输出:HDMI接口输出;理论:csdn
9527华安
·
2023-10-15 11:53
菜鸟FPGA图像处理专题
fpga开发
什么是Vivado
文章目录Vivado设计套件VivadoHLSVivado设计套件Vivado设计套件,是赛灵思(
Xilinx
)公司最新的为其产品定制的集成开发环境,支持BlockDesign、Verilog、VHDL
普通的晓学生
·
2023-10-15 00:32
FPGA
fpga开发
FPGA学习3-Vivado简易使用方法
一、创建Vivado工程1)启动Vivado,在Windows中可以通过双击Vivado快捷方式启动;linux在终端source/tools/
Xilinx
/Vivado/.....
udddhu
·
2023-10-15 00:57
FPGA学习
fpga开发
Vivado2017.4软件安装
Vivado软件安装三、证书配置四、关闭更新提示总结Vivado2017.4软件安装Vivado2017.4软件安装的详细流程以下是本篇文章正文内容一、下载Vivado安装文件打开https://china.
xilinx
.com
儒雅随和锅包肉
·
2023-10-15 00:55
FPGA
深度学习
Vivado安装教程(非常详细),从零基础入门到精通,看完这一篇就够了
进入正题,
Xilinx
官网下载软件地址还是很好找的,点击_https://china.
xilinx
.com/support/download.htm
Python_chichi
·
2023-10-15 00:45
互联网
程序员
职业发展
网络安全
安全
系统安全
FPGA设计入门:Vivado综合简介
Vivado是
Xilinx
公司推出的一款开发工具,可以用来对FPGA进行综合、布局、布线、生成比特流等操作。本篇文章将从Vivado综合的基本流程入手,详细介绍如何使用Vivado对FPGA进行综合。
追逐程序梦想者
·
2023-10-15 00:11
fpga开发
matlab
【Vivado HLS Bug】Ubuntu环境下Vivado HLS导出IP报错:HLS ERROR: [IMPL 213-28]
ExportIPInvalidArgument/RevisionNumberOverflowIssue(Y2K22)(
xilinx
.com)一.问题描述:在Ubuntu20.04环境中使用VivadoHLS
LionelZhao
·
2023-10-14 18:47
踩坑记录
bug
【PCIE732】基于Kintex UltraScale系列FPGA的2路40G光纤通道适配器(5GByte/s带宽)
板卡采用
Xilinx
的高性能KintexUltraScale系列FPGA作为实时处理器,板载2组独立的72位DDR4SDRAM大容量缓存。板卡具有1个RJ45千兆以太网口以及若干IO信号。
北京青翼科技
·
2023-10-14 02:15
fpga开发
图像处理
ZYNQ 7020内核kernel源码解析
**
Xilinx
ZYNQ7020ARM内核kernel源码解析**还记得2018年的时候,kernel还是4.9.0,到了2022变成了5.15了,三年疫情过去了,我们的技术一直在精进。
landyjzlai
·
2023-10-14 02:38
Zynq
linux
运维
服务器
【【萌新的SOC学习之基于BRAM的PS和PL数据交互实验】】
萌新的SOC学习之基于BRAM的PS和PL数据交互实验基于BRAM的PS和PL的数据交互实验先介绍AXIBRAMIP核控制器的简介AXIBRAMip核是
xilinx
提供的一个软核这个ip核被设计成AXI
ZxsLoves
·
2023-10-13 20:07
SOC学习
学习
Vivado 生成edif的方法
1.打开工程的综合文件2.生成网表文件在tcl_console中,输入tcl指令如果不含
Xilinx
IP文件则用如下指令:write_edif路径/文件名.edf如果含
Xilinx
IP文件则用如下指令:
薛定谔的bug~
·
2023-10-13 15:33
vivado
FPGA
fpga开发
简易DDS信号发生器记录
简易DDS信号发生器学习资料:野火升腾Pro《FPGAVerilog开发实战指南——基于
Xilinx
Artix7》2021.11.161.理论知识DDS是直接数字式频率合成器(DirectDigitalSynthesizer
yan__sha
·
2023-10-12 22:17
FPGA学习笔记
fpga开发
【PCIE720】基于PCIe总线架构的高性能计算(HPC)硬件加速卡
PCIE720是一款基于PCIExpress总线架构的高性能计算(HPC)硬件加速卡,板卡采用
Xilinx
的高性能28nm7系列FPGA作为运算节点,在资源、接口以及时钟的优化,为高性能计算提供卓越的硬件加速性能
北京青翼科技
·
2023-10-12 11:02
图像处理
arm开发
fpga开发
zynq-7000嵌入式linux移植教程,
Xilinx
zynq-7000系列FPGA移植Linux操作系统详细教程
Xilinx
zynq-7000系列FPGA移植Linux操作系统详细教程一:前言最近手上压了一块米联客的Miz7035,一块
xilinx
zynq-7000系列的开发板,想着正好学习一下linux在ARM9
Stella Ding
·
2023-10-12 03:13
【TES720D】基于复旦微的FMQL20S400全国产化ARM核心模块
该款核心板的主芯片兼容
XILINX
的ZYNQ7010或ZYNQ7020系列FPGA。核心板上布了DDR3SDRAM、EMMC、
北京青翼科技
·
2023-10-11 13:40
arm开发
图像处理
ubuntu 20.04 安装Vivado2020.2及
Xilinx
Platform Cable USB 驱动
ubuntu20.04安装Vivado2020.2及
Xilinx
PlatformCableUSB驱动一、Ubuntu的Vivado安装1.安装Vivado2.选择Vivado安装项目进行安装二、
Xilinx
PlatformCableUSB
luckywizard
·
2023-10-11 13:46
FPGA
linux
ubuntu
01 初识FPGA
1.1两大巨头
Xilinx
(赛灵思)Altera(阿尔特拉),被英特尔收购。我国:紫光同创,京微雅格二.FPGA的技术优势速度快每个逻辑单元在执行的时候就已经决定了。
おもいね
·
2023-10-11 09:49
FPGA
FPGA
【【萌新的SOC学习之重新起航SOC】】
萌新的SOC学习之重新起航SOCZYNQPL部分等价于
Xilinx
7系列FPGAPS端:Zynq实际上是一个以处理器为核心的系统,PL部分可以看作是它的一个外设。
ZxsLoves
·
2023-10-10 23:50
SOC学习
学习
2020-08-15利用IP核-加法器实现算数加
frompynqimportOverlayoverlay=Overlay('/home/
xilinx
/jupyter_notebooks/hls_add/design_1.bit')overlay?
c4d82bfede08
·
2023-10-10 21:38
紫光同创FPGA纯verilog代码实现图像缩放,两种插值算法任意尺寸缩放,提供3套PDS工程源码
目录1、前言免责声明2、相关方案推荐我这里已有的FPGA图像缩放方案推荐紫光同创FPGA图像采集方案推荐
Xilinx
FPGA图像缩放方案推荐3、设计思路框架为什么选择OV7725摄像头?
9527华安
·
2023-10-10 11:28
FPGA图像缩放
菜鸟FPGA图像处理专题
fpga开发
算法
紫光同创
图像缩放
PDS
verilog
FPGA解码SDI视频,GTX加官方IP解码方案,代码逐行讲解,提供验证过的工程源码,可直接移植
文章目录1.SDI视频格式简介2.SDI常用的FPGA编解码方案3.SDI接入FPGA板级硬件电路详解4.
XIlinx
的GTX+SDIIP解码方案5.
XIlinx
的GTX解串详解6.
XIlinx
的SDIIP
9527华安
·
2023-10-10 11:27
菜鸟FPGA图像处理专栏VIP
菜鸟FPGA图像处理专题
FPGA编解码SDI视频专题
fpga开发
sdi
图像处理
GTX
verilog
正点原子嵌入式Linux学习笔记1(Petalinux设计和U-Boot篇)
Petalinux简介Petalinux是
Xilinx
针对嵌入式Linux开发所推出的开发套件、开发工具Petalinux包括U-Boot源码、Linux内核源码以及根文件系统嵌入式Linux系统三巨头
爱学习的诸葛铁锤
·
2023-10-09 16:36
嵌入式学习
linux
fpga开发
PetaLinux @ Ubuntu20.04
在Ubuntu20.04下安装、测试PetaLinuxPetaLinux是
Xilinx
公司推出的嵌入式Linux开发套件,包括了LinuxKernel、u-boot、device-tree、rootfs
palzhj
·
2023-10-09 03:24
ubuntu
linux
fpga开发
基于
Xilinx
UltraScale+ MPSOC(ZU9EG/ZU15EG)的高性能PCIe数据预处理平台
板卡采用
Xilinx
的高性能UltraScale+MPSOC系列FPGA作为实时处理器,实现FMC接口数据的采集、处理、以及设备间互联传输。
北京青翼科技
·
2023-10-08 22:55
fpga开发
Vivado爬坑指南(1)
xilinx
作为全球高端FPGA的生产厂家之一,可以通过旗下的vivado软件对
xilinx
的芯片、开发板进行编程开发。作为一名刚入坑的新手小白,我将分享自己的一些建议,为新手爬坑提供帮助。
飞飞霏霏斐斐
·
2023-10-08 05:54
fpga开发
国微FPGA培训
有对标V7、K7等
xilinx
的产品。去年出货是540万片芯片。产值是74.2亿。重大专项有12项。他们的主要厂区是在红花岭厂区通过了CNAS认证。他们的技术服务有百人规模的团队。
danxutj
·
2023-10-06 12:16
FPGA
fpga开发
GT高速收发器
Xilinx
7系列FPGA全系所支持的GT(GT,
小冯别吃
·
2023-10-06 05:59
fpga开发
上一页
6
7
8
9
10
11
12
13
下一页
按字母分类:
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他