E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
Xilinx
xilinx
基础篇Ⅱ(2)vivado2017.4软件使用
1.打开软件,选择新建工程2.确认创建新工程3.选择创建工程名及路径4.选择创建工程类型,一般选择RTL5.选择FPGA芯片型号6.以下为工程概况,其中框中为选择的芯片型号,点击finish7.添加
Xilinx
Roy-e
·
2024-01-29 02:00
FPGA
学习个人笔记:Vivado
应用篇
fpga开发
ac3165 linux驱动_[干货]手把手教你用Zedboard学习Linux移植和驱动开发
重点介绍传统方式的Linux移植和
Xilinx
的Petalinux的快速移植开发两种。
weixin_39616090
·
2024-01-28 13:17
ac3165
linux驱动
Clover
驱动文件夹
delphi
linux
arm
linux
can总线接收数据串口打包上传
linux
delphi
开发
linux
配置启动
nomad
【FPGA】7系列 FPGA时钟资源及时钟IP核配置
Xilinx
7系列FPGA时钟资源及时钟IP核配置
Xilinx
7系列时钟资源1.分类全局时钟,区域时钟2.7系列时钟结构ClockBackbone:全局时钟线将芯片分成左右两个时钟区域;HorizontalCenter
原地打转的瑞哥
·
2024-01-28 05:23
fpga开发
ip
基于
xilinx
的fifo IP核使用
一、FIFOIP核简介FIFO(FirstInFirstOut,即先入先出),是一种数据缓冲器,用来实现数据先入先出的读写方式。与ROM或RAM的按地址读写方式不同,FIFO的读写遵循“先进先出”的原则,即数据按顺序写入FIFO,先被写入的数据同样在读取的时候先被读出,所以FIFO存储器没有地址线。FIFO有一个写端口和一个读端口外部无需使用者控制地址,使用方便。FIFO存储器主要是作为缓存,应用
伊藤诚诚诚诚
·
2024-01-27 03:59
fpga开发
xilinx
FIFO使用总结
Xilinx
FIFO使用总结FIFO是我们在FPGA开发中经常用到的模块,在数据缓存和跨时钟域同步等都会有涉及。在实际工程使用前,我们需要熟悉掌握FIFOIP的配置过程及时序特点。
wuzhirui志锐
·
2024-01-27 03:58
fpga
问题记录:关于
xilinx
不同模式的fifo计数器
平台:Vivado2018.3.芯片:xcku115-flva1517-2-i(active)最近在学习的过程中总结了关于
xilinx
的不同fifo的计数器。关于不同fifo的计数器表现的特征不一致。
爱漂流的易子
·
2024-01-27 03:26
fpga开发
Xilinx
7系列FPGA Multiboot介绍
Xilinx
的双镜像方案成为Multiboot。本文
非鱼知乐
·
2024-01-26 18:10
FPGA高端项目:
Xilinx
Artix7系列FPGA多路视频拼接 工程解决方案 提供4套工程源码和技术支持
目录1、前言版本更新说明给读者的一封信FPGA就业高端项目培训计划免责声明2、相关方案推荐我已有的FPGA视频拼接叠加融合方案本方案在
Xilinx
Kintex7系列FPGA上的应用3、设计思路框架视频源选择
9527华安
·
2024-01-26 07:17
FPGA视频拼接叠加融合
图像处理三件套
菜鸟FPGA图像处理专题
fpga开发
音视频
图像处理
视频拼接
图像拼接
Artix7
FPGA高端项目:
Xilinx
Zynq7020系列FPGA多路视频拼接 工程解决方案 提供6套工程源码和技术支持
目录1、前言版本更新说明给读者的一封信FPGA就业高端项目培训计划免责声明2、相关方案推荐我已有的FPGA视频拼接叠加融合方案本方案在
Xilinx
Kintex7系列FPGA上的应用本方案在
Xilinx
Artix7
9527华安
·
2024-01-26 07:42
FPGA视频拼接叠加融合
菜鸟FPGA图像处理专题
图像处理三件套
fpga开发
音视频
Zynq7020
图像处理
视频拼接
图像拼接
Xilinx
Vivado官网下载
https://www.
xilinx
.com/support/download.html(需要注册一个AMD账号,之后即可免费下载)下载成功后开始安装:默认配置即可,50多G
圆喵喵Won
·
2024-01-26 00:11
fpga开发
FPGA硬件架构
1.
Xilinx
FPGA是异构计算平台(所谓异构,就是有很多不同的部分组成):CLB,BRAM,DSP
燎原星火*
·
2024-01-25 07:22
fpga开发
数字信号处理-04- FPGA常用运算模块-除法器
写在前面本文是本系列的第四篇,本文主要介绍FPGA常用运算模块-除法器,
xilinx
提供了相关的IP以便于用户进行开发使用。
Vuko-wxh
·
2024-01-24 07:13
#
数字信号处理FPGA实现
数字信号处理
xilinx
除法ip核(divider) 不同模式结果和资源对比(VHDL&ISE)
1.Radix-2模式:基数-2使用整数操作数的非恢复整数除法,允许生成分数或整数余数。对于小于16位的操作数宽度或需要高吞吐量的应用程序,建议使用。基数-2非恢复算法使用加减法求解每个周期的一点商。该设计是完全流水线的,可以实现每个时钟周期一分的吞吐量。如果所需的吞吐量较小,则每个时钟参数的分法允许降低吞吐量和资源使用。该算法自然会生成一个余数,对于需要整数余数或模数结果的应用程序的选择也是如此
坚持每天写程序
·
2024-01-24 07:41
xilinx
fpga
ip核使用例程(VHDL)
FPGA
VHDL
ISE
fpga开发
图像处理算法:白平衡、除法器、乘法器~笔记
参考:基于FPGA的自动白平衡算法的实现白平衡初探(qq.com)FPGA自动白平衡实现步骤详解-CSDN博客
xilinx
除法ip核(divider)不同模式结果和资源对比(VHDL&ISE)_ise除法器
NoNoUnknow
·
2024-01-24 07:00
笔记
14025.ZynqMP System Monitors 监控模块
参考
xilinx
手册ug1085,ug1087,ug580.2ZynqMpSystemMo
xhome516
·
2024-01-23 19:13
14000-xilinx
xilinx
【惊喜揭秘】
xilinx
7系列FPGA时钟区域内部结构大揭秘,让你轻松掌握!
本文对
xilinx
7系列FPGA的时钟布线资源进行讲解,内容是对ug472手册的解读和总结,需要该手册的可以直接在
xilinx
官网获取,或者在公众号回复“
xilinx
手册”即可获取。
电路_fpga
·
2024-01-23 15:26
FPGA
fpga开发
Xilinx
FPGA 权威书籍指南 基于Vivado 2018 集成开发环境
数字系统设计教程_夏宇闻深入浅出玩转FPGA_吴厚航《深入浅出玩转FPGA》视频教程:35课时FPGA项目实例资料合集FPGA从入门到精通.实战篇数字逻辑基础与Verilog设计原书第3版,斯蒂芬·布朗
Xilinx
FPGA
light6776
·
2024-01-23 13:41
fpga开发
我的创作纪念日
目前市面上主流的FPGA图像缩放方案如下:1:
Xilinx
的HLS方案,该方案简单,易于实现,但只能用于
Xilinx
自家的FPGA;2:非纯Verilog方案,大部分代码使用Verilog实现,但中间的
攻城狮Wayne
·
2024-01-23 07:00
芯片的设计与验证案例
开源项目
嵌入式开发应用案例
fpga开发
FPGA高端项目:
Xilinx
Zynq7020 系列FPGA纯verilog图像缩放工程解决方案 提供3套工程源码和技术支持
目录1、前言版本更新说明给读者的一封信FPGA就业高端项目培训计划免责声明2、相关方案推荐我这里已有的FPGA图像缩放方案本方案在
Xilinx
Kintex7系列FPGA上的应用本方案在
Xilinx
Artix7
9527华安
·
2024-01-23 06:52
FPGA图像缩放
菜鸟FPGA图像处理专题
图像处理三件套
fpga开发
Zynq7020
图像缩放
双线性插值
图像处理
ZYNQ学习笔记-LINUX篇-字符设备驱动控制AXI-GPIO
ZYNQ学习笔记硬件平台:zynq-7000&xc7z100ffg900-2linux开发平台:ubuntu16.04.4LTSzynq-linux内核:linux-xlnx-
xilinx
-v2017.4LINUX
mlia
·
2024-01-20 15:30
FPGA高端项目:
Xilinx
Artix7 系列FPGA纯verilog图像缩放工程解决方案 提供4套工程源码和技术支持
目录1、前言版本更新说明给读者的一封信FPGA就业高端项目培训计划免责声明2、相关方案推荐我这里已有的FPGA图像缩放方案本方案在
Xilinx
Kintex7系列FPGA上的应用本方案在国产FPGA紫光同创系列上的应用本方案在国产
9527华安
·
2024-01-20 11:03
FPGA图像缩放
菜鸟FPGA图像处理专题
图像处理三件套
fpga开发
图像缩放
图像处理
双线性插值
Artix7
Xilinx
基于
Xilinx
的Kintex-7系列XC7K325T的硬件加速卡
产品型号:B-PCIE-K7F5
XILINX
的Kintex-7系列FPGA处理器B-PCIE-K7F5是一款基于PCIExpress总线架构的高性能FPGA算法加速卡,该板卡采用
Xilinx
的高性能28nm7
打怪升级ing
·
2024-01-18 21:07
FPGA
Xilinx
Kintex-7系列
XC7K325T
硬件加速卡
光纤数据转发卡学习资料保存:基于
Xilinx
Kintex-7 XC7K325T 的FMC/千兆以太网/SATA/四路光纤数据转发卡
基于
Xilinx
Kintex-7XC7K325T的FMC/千兆以太网/SATA/四路光纤数据转发卡一.板卡概述本板卡基于
Xilinx
公司的FPGAXC7K325T-2FFG900芯片,pin_to_pin
hexiaoyan827
·
2024-01-18 21:35
2020
四路光纤数据转发卡
光纤数据转发卡
软件无线电处理平台
图形图像硬件加速器
XC7K325T板卡
基于
Xilinx
Kintex-7 FPGA K7 XC7K325T PCIeX8 四路光纤卡 光纤PCIe卡
基于
Xilinx
Kintex-7FPGAK7XC7K325TPCIeX8四路光纤卡一、板卡概述板卡主芯片采用
Xilinx
公司的XC7K325T-2FFG900FPGA,pin_to_pin兼容FPGAXC7K410T
hexiaoyan827
·
2024-01-18 21:35
2019
光纤PCIe卡
XC7K325T光纤卡
XC7K325T软件无线电
PCIe卡
基于
Xilinx
Kintex-7 FPGA K7 XC7K325T PCIeX8 四路光纤卡226
基于
Xilinx
Kintex-7FPGAK7XC7K325TPCIeX8四路光纤卡正在上传…重新上传取消一、板卡概述板卡主芯片采用
Xilinx
公司的XC7K325T-2FFG900FPGA,pin_to_pin
hexiaoyan827
·
2024-01-18 21:35
2020
软件无线电处理平台
图形图像硬件加速器
Net
FPGA
万兆网络
四路光纤卡
基于
Xilinx
K7-410T的高速DAC之AD9129开发笔记(一)
引言:从本文开始,我们介绍下项目中设计的并行LVDS高速DAC接口设计,包括DAC与FPGA硬件接口设计、软件设计等。项目设计高速DAC采用了ADI公司的AD9129,该芯片最大更新速率5.7Gsps,该芯片在宽带通信应用、LTE、雷达信号产生、干扰机等领域有广泛应用。1.AD9129概述AD9129是高性能14位RF数模转换器(DAC),支持最高达2.85GSPS的数据速率。DAC内核基于一个四
FPGA技术实战
·
2024-01-18 21:34
FPGA外设接口设计
Xinx
FPGA硬件设计
笔记
fpga开发
硬件设计
DAC
数字信号处理(四)CIC IP核滤波器详解(一)
VivadoCICIP核滤波器详解(一)引言:从本文开始,我们详细介绍
Xilinx
CICIP核滤波器相关知识,包括CICIP核提供的特性、IP核接口描述以及IP核设计指导等相关内容。
FPGA技术实战
·
2024-01-18 21:04
FPGA数字信号处理
Vivado
提高
Xilinx
FPGA Flash下载速度
最近在编写完FPGA逻辑,成功生成.bin文件后,可以通过Vivado软件进行设置,提高烧写速度。操作如下:(1)布局布线完成后,点击OpenImplementation。(2)点击Tool----->EditDeviceProperties...(3)General----->EnableBitstreamCompression----->TRUE,选择压缩数据流,提高下载速度。(4)Confi
FPGA技术实战
·
2024-01-18 21:04
Xinx
FPGA硬件设计
Vivado
fpga开发
硬件设计
FPGA
Xilinx
FPGA DDR3设计(三)DDR3 IP核详解及读写测试
引言:本文我们介绍下
Xilinx
DDR3IP核的重要架构、IP核信号管脚定义、读写操作时序、IP核详细配置以及简单的读写测试。01.DDR3IP核概述7系列FPGADDR接口解决方案如图1所示。
FPGA技术实战
·
2024-01-18 21:04
fpga开发
tcp/ip
网络协议
SOM-TLK7是一款基于
Xilinx
Kintex-7系列FPGA自主研发的核心板
核心板简介基于
Xilinx
Kintex-7系列FPGA处理器;FPGA芯片型号为XC7K325T-2FFG676I,兼容XC7K160T/410T-2FFG676I,NORFLASH256Mbit,DDR3512M
Tronlong创龙
·
2024-01-18 21:34
Xilinx
Kintex-7
Xilinx
Kintex-7
FPGA
创龙基于
Xilinx
Kintex-7系列高性价比FPGA开发板SFP+接口
处理器
Xilinx
Kintex-7系列FPGA处理器,芯片型号为XC7K325T-2FFG676I,兼容XC7K160T/410T-2FFG676I,高达326K逻辑单元,840个DSPSlice,硬件如下图
Tronlong_
·
2024-01-18 21:34
产品说明
关于7系列FPGA LVDS和LVDS_25 I/O Bank兼容问题
说明:我们在设计外设和
Xilinx
7系列FPGA互联时,经常会用到LVDS接口。如何正确的保证器件之间的互联呢?本博文整理了
Xilinx
官方相关技术问答,希望能给开发者一些指导。
FPGA技术实战
·
2024-01-18 21:34
FPGA
LVDS
兼容
差分信号
数字信号处理(一):
Xilinx
Vivado DDS IP核设计实例(文末附源码)
前言在数字信号处理时我们经常会用到数字变频,包数字下变频(DDC)和数字上变频(DUC),这其中会用到
Xilinx
公司的DDSIP核或者Altera公司的NCOIP核来产生本振频率,以现数字域信号频谱搬移
FPGA技术实战
·
2024-01-18 21:34
FPGA数字信号处理
明德扬FPGA开发板
XILINX
-K7核心板Kintex7 XC7K325 410T工业级
MP5650核心板采用
XILINX
公司Kintex-7系列的XC7K325T-2FFG900I/XC7K410T-2FFG900I作为主控制器,核心板采用4个0.5mm间距120Pin镀金连接器与母板连接
MDYFPGA
·
2024-01-18 21:03
FPGA
K7核心板
K7325T
fpga开发
开发板
FPGA
K7325T
明德扬
XILINX
-K7-325T/410T核心板数据手册
明德扬Kintex-7系列MP5650核心板M24C02-WMN6TP是基于I2C总线的EEPROM存储器件,遵循二线制协议,它具有接口方便,体积小,数据掉电不丢失等特点。EEPROM硬件连接的示意图:产品手册
MDYFPGA
·
2024-01-18 21:03
K7核心板
K7325T
FPGA
大数据
基于
Xilinx
K7-410T的高速DAC之AD9129开发笔记(二)
引言:上一篇文章我们简单介绍了AD9129的基础知识,包括芯片的重要特性,外部接口相关的信号特性等。本篇我们重点介绍下项目中FPGA与AD9129互联的原理图设计,包括LVDSIO接口设计、时钟电路以、供电设计以及PCB设计。LVDS数据接口设计当AD9129作为FPGA外设进行互联设计时,需要考虑AD9129芯片IO接口电平,DAC芯片与K7芯片互联的IOBank。AD9129与FPGA互联接口
FPGA技术实战
·
2024-01-18 21:03
Xinx
FPGA硬件设计
FPGA外设接口设计
笔记
fpga开发
硬件设计
AD9129
vivado 使用约束、添加和创建约束文件
使用约束VivadoIDE支持
Xilinx
设计约束(XDC)和Synopsys设计约束(SDC)文件格式。SDC格式用于定时约束,而XDC格式用于两者时间和物理约束。
cckkppll
·
2024-01-18 01:55
fpga开发
SFP/SFP+/QSFP/QSFP+光模块和GTP/GTX/GTH/GTZ/GTY/GTM高速收发器
GTX/GTH/GTZ/GTY/GTM高速收发器SFP/SFP+/QSFP/QSFP+光模块概述SFPSFP+QSFPQSFP+关键参数说明GTP/GTX/GTH/GTZ/GTY/GTM高速收发器区别
XILINX
7
一只嵌入式爱好者
·
2024-01-18 01:18
fpga开发
光模块
高速收发器
fpga供电电压偏低会怎样_[走近FPGA]之开发板介绍篇
开发板概述在走近FPGA预告篇中,我们已经提到了系列文章使用的开发平台,硬木课堂
Xilinx
Artix7FPGA板,如下图所示。
weixin_39758696
·
2024-01-17 22:23
fpga供电电压偏低会怎样
fpga原理和结构
pdf
fpga摄像头模块
ucenter接口开发手册
开发板
集成下载器
jtag
xsct xsdb 调试寄存器
提示符xsdbxsct通用;老版本的vivadovitis可能没有******
Xilinx
SoftwareCommandlineTool(XSCT)v2022.1.0****SWBuild303on2022
斐非韭
·
2024-01-16 18:40
数据库
linux
服务器
【
XILINX
】使用SMPTE UHD-SDI IP时怎么约束core?
SMPTEUHD-SDIIP通过使用以下步骤指定与IP核心相关联的各种参数的值,可以自定义IP以在设计中使用:1.从IP目录中选择IP。2.双击所选IP,或从工具栏或右键单击菜单中选择“自定义IP”命令。所需约束rx_clk和tx_clk的周期必须根据要支持的最大线路速率进行约束。设计中的EDH处理器还需要多周期时钟路径约束,这些约束在核心生成时自动提供。12G时钟频率支持12G-SDI必须将SM
神仙约架
·
2024-01-16 12:11
xilinx
fpga开发
SDI
时序约束
12G
SDI
【
XILINX
】Vivado 生成msc文件出现[Writecfgmem 68-4] Bitstream at address 0x00000000 has size 84989156 bytes
项目场景:Vivado生成msc文件出现[Writecfgmem68-4]Bitstreamataddress0x00000000hassize84989156byteswhichcannotfitinmemoryofsize8388608bytes.MCS和Bit文件BIT-->JTAG-->FPGA;--掉电易失BIT-->mcs-->FLASH-->FPGA--上电配置1、mcs文件Xili
神仙约架
·
2024-01-16 12:10
xilinx
fpga开发
mcs
Zynq7020 使用 Video Processing Subsystem 实现图像缩放
目前市面上主流的FPGA图像缩放方案如下:1:
Xilinx
的HLS方案,该方案简单,易于实现,但只能用于
Xilinx
自家的FPGA;2:非纯Verilog方案,大部分代码使用Verilog实现,但中间的
攻城狮Wayne
·
2024-01-16 12:17
fpga开发
FPGA时序分析实例篇(下)------底层资源刨析之FDCE和Carry进位链的合理利用
声明:本文章部分转载自傅里叶的猫,作者猫叔本文章部分转载自FPGA探索者,作者肉娃娃本文以
Xilinx
7系列FPGA底层资源为例。
芯想是陈
·
2024-01-16 10:40
FPGA
fpga开发
FPGA节省资源篇------正确处理设计优先级
单级逻辑你可以在
Xilinx
的FPGA中使用可配置逻辑块CLB中的查找表LUT和触发器DFF来实现简单的
芯想是陈
·
2024-01-16 10:40
FPGA
fpga开发
Zynq7000系列 PSPL交互之DDR数据读取正确性问题
数据内容不一致导致读取数据错误的问题,想起来了简单记录一下Zynq的PS在运行过程中,通过DDR控制器对DDR存储器进行访问,为了加快访问速度,常常将一些数据缓存在cache中,而且不是针对一个数据数据缓存,而是一批(
Xilinx
La fille, Lynn!
·
2024-01-16 03:07
学习FreeRTOS
FreeRTOS
具于
xilinx
FPGA的可动态配置DDS频率控制字的DDS IP核使用例程详解
目录1概述2IPexamples功能3IP使用例程4注意事项5DDSIPExamples下载位置1概述本文用于讲解
xilinx
IP的ddsipexamples(动态配置频率)的功能说明,方便使用者快速上手
风中月隐
·
2024-01-14 22:48
FPGA
fpga开发
DDS
频率控制字
vivado
xilinx
FPGA_ZYNQ_XADC
FPGABD工程1.1新建工程1.2搭建FPGABD工程1.3生成bit文件导入硬件加载SDK2.新建SDK工程3.代码分析代码分析总体步骤:前言使用芯片内部XADC采集片上电压以及温度一、ADC介绍
Xilinx
7
小白520号
·
2024-01-14 15:04
fpga
【FPGA】
Xilinx
_ZYNQ7Z020——6. PS定时器中断
文章目录6.PS定时器中断工程创建SDK下载调试6.PS定时器中断工程创建复制之前的ps_hello工程在弹出的对话框中填写新的工程名“ps_timer”,选择创建工程子目录PS里的定时器,因为不需要管脚输出,就不用配置管脚SDK运行SDK&
xyz_
·
2024-01-14 15:04
FPGA
Xilinx
_ZYNQ7020_自定义IP开发文档
系统设计本文档中的示例实验的系统设计框图如下图所示。[外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-2FaM6NWy-1582858270651)(media/aab71e0ee5f6d827823f26628900ce6d.png)]ZYNQ芯片的PL部分也就是FPGA部分,定义了一个用户逻辑的IP,实现将两个输入的32bit的数据相加。自定义的用户逻辑IP中设计了
weixin_43354598
·
2024-01-14 15:04
技术文档
实验记录
嵌入式
linux
fpga
上一页
1
2
3
4
5
6
7
8
下一页
按字母分类:
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他