E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
ZYNQ总目录
ZYNQ
学习笔记(三)---Xilinx软件工具介绍与FPGA开发流程
有了先前两节的基础,我们对
Zynq
-7000系列芯片的一些片上资源就有了一些初步的知悉,那么现在我们就要开始对这款芯片进行设计和开发了。
Zhou1f_SUDA
·
2024-01-14 15:32
fpga
arm
FPGA系统性学习笔记连载_Day4 Xilinx
ZYNQ
7000系列 PS、PL、AXI 、启动流程基本概念篇
四、
ZYNQ
芯片内部用硬件实现了AXI总线协议,包括9个物理接口,分别为AXI-GP0~AXIGP3,AXI-HP0~AXI-HP3,AXI-ACP接口。
ONEFPGA
·
2024-01-14 15:01
大数据
FPGA_
ZYNQ
(PS端)开发流程(Xilinx软件工具介绍)
【前言】1.1Xilinx
Zynq
SoC系列针对不同的应用领域,Xilinx公司设计开发了各种逻辑资源规模和集成各种外设功能的
Zynq
SOC器件,包括专为成本优化的
Zynq
-7000平台,面向高性能实时计算应用领域的
伊宇韵
·
2024-01-14 15:59
fpga开发
b spring mvc详解--官方文档翻译
–>goto
总目录
文章目录1.1DispatcherServlet1.1.1Context的结构层次1.1.2SpecialBeanTypes特殊的Bean类型。
舞动的痞老板
·
2024-01-14 12:29
b Spring MVC Filters过滤器详解 & request mapping注解 & Handler Methods &databinder
–>goto
总目录
文章目录1.2Filters1.2.1FormData1.2.2ForwardedHeaders1.2.3ShallowETag1.2.4CORS配置1.3注解Controllers1.3.1
舞动的痞老板
·
2024-01-14 12:59
b spring mvc 之 Endpoints 服务端配置 & 异步请求
–>goto
总目录
文章目录1.4functionEndpoints1.5URILinks1.6异步请求1.6.1DeferredResult1.6.2Callable1.6.3ProcessingDeferredResultCallableprocessingworksasfollowsExceptionHandlingInterception1.6.4HTTPStreamingObjectsSS
舞动的痞老板
·
2024-01-14 12:59
ZYNQ
开发(七)Linux开发之Petaliunx的设计流程(SD卡启动)
微信公众号上线,搜索公众号小灰灰的FPGA,关注可获取相关源码,定期更新有关FPGA的项目以及开源项目源码,包括但不限于各类检测芯片驱动、低速接口驱动、高速接口驱动、数据信号处理、图像处理以及AXI总线等1、创建Vivado硬件平台①在Windows系统下使用Vivado生成项目工程,生成.SDK后缀的文件②创建了一个名为petalinux的目录,并在petalinux目录下创建了hdf目录用于存
小灰灰的FPGA
·
2024-01-14 06:55
ZYNQ
linux
fpga开发
运维
(学习日记)2024.01.12
点击此处进入学习日记的
总目录
202
YunB西风英
·
2024-01-14 01:54
学习日记
硬件
学习
蓝牙
嵌入式硬件
(学习日记)2024.01.05:一份关于自行车定位的调研
点击此处进入学习日记的
总目录
202
YunB西风英
·
2024-01-14 01:24
学习日记
硬件
学习
定位
嵌入式硬件
(学习日记)2024.01.09
点击此处进入学习日记的
总目录
202
YunB西风英
·
2024-01-14 01:24
学习日记
硬件
学习
嵌入式硬件
NFC
(学习日记)2024.01.13:一份关于自行车定位的调研 2
点击此处进入学习日记的
总目录
202
YunB西风英
·
2024-01-14 01:23
学习日记
硬件
学习
笔记
定位
物联网
基于
ZYNQ
的千兆网项目(3)
基于
ZYNQ
的UDP实现项目简述UDP简述PL端设计PS端设计下板测试总结项目简述前面的文章讲解了TCP客户机与主机在
ZYNQ
上面的实现,其实说白了就是调用现成的API函数,这点与FPGA的设计其安全不同
朽月
·
2024-01-13 11:26
FPGA
Xilinx
FPGA开发
ZYNQ
VIVADO
系统学习Python——警告信息的控制模块warnings:暂时禁止警告
分类目录:《系统学习Python》
总目录
如果明知正在使用会引起警告的代码,比如某个废弃函数,但不想看到警告(即便警告已经通过命令行作了显式配置),那么可以使用catch_warnings上下文管理器来抑制警告
von Neumann
·
2024-01-12 18:50
系统学习Python
Python
python
警告
warnings
warn
函数
类
OpenShift 4 - 在 OpenShift 上运行物体检测 AI 应用
《OpenShift/RHEL/DevSecOps汇
总目录
》说明:本文已经在OpenShift4.14+RHODS2.5.0的环境中验证说明:请先根据《OpenShift4-部署OpenShiftAI环境
dawnsky.liu
·
2024-01-12 11:33
openshift
人工智能
Kubernetes
AI
机器学习
python虚拟环境系列(三):pycharm中项目关联虚拟环境
本系列汇总,请查看这里:https://www.cnblogs.com/uncleyong/p/17947601说明1、可以在虚拟环境汇
总目录
envs下创建虚拟环境venv_xxx,项目要关联哪个虚拟环境直接修改为对应虚拟环境中的
全栈测试笔记
·
2024-01-12 11:22
python
pycharm
开发语言
ide
[Triacontane(トリアコンタン)]HiddenLevel隐藏等级
点这里返回
总目录
点这里返回Triacontane(トリアコンタン)插件介绍与笔记
总目录
[Triacontane(トリアコンタン)]HiddenLevel隐藏等级PartA题记作者:Triacontane
燃鲤Kuma_苦猫甜鱼
·
2024-01-12 11:16
zynq
7010/
zynq
7020系列FPGA的输入输出延时、建立保持时间(setup/hold)
zynq
7010/
zynq
7020系列FPGA的输入输出延时、建立保持时间(setup/hold)——
zynq
7000系列的建立保持时间需要从其开关特性手册中查询,本文参考了ds187手册中的相关内容,
大功率灯泡
·
2024-01-12 09:19
FGPA
fpga开发
zynq7000建立保持时间
setup
time
hold
time
Zynq
电源
ZYNQ
芯片的电源分PS系统部分和PL逻辑部分,两部分的电源分别是独立工作。PS系统部分的电源和PL逻辑部分的电源都有上电顺序,不正常的上电顺序可能会导致ARM系统和FPGA系统无法正常工作。
乾 乾
·
2024-01-12 09:16
fpga开发
008-关于FPGA/
ZYNQ
直接处理图像传感器数据输出的若干笔记(裸板采集思路)
、图像传感器的参数解析三、图像传感器中的全局曝光和卷帘曝光四、处理传感器图像数据流程1.研究当前图像传感器输出格式2.FPGA处理图像数据总结前言最近也是未来需要考虑做的一件事情是,如何通过FPGA/
ZYNQ
技术小董
·
2024-01-12 09:15
ZYNQ/FPGA实战合集
fpga开发
笔记
数码相机
RK3399平台入门到精通系列讲解(驱动篇)eventpoll结构体详解
返回
总目录
文章目录一、eventpoll结构体二、epitem结构体三、eppoll_entry结构体eventpoll结构体:eventpoll结构体是epoll在内核中的核心结构epitem结构体:
内核笔记
·
2024-01-12 03:31
RK3399
系统学习Python——警告信息的控制模块warnings:测试警告
分类目录:《系统学习Python》
总目录
要测试由代码引发的警告,我们可以采用catch_warnings上下文管理器。有了它,就可以临时改变警告过滤器以方便测试。
von Neumann
·
2024-01-12 03:00
系统学习Python
Python
python
警告
warnings
warn
函数
类
Java Swing界面设计UI(全)
教程
总目录
:JavaSwing图形界面开发(目录)1.Swing简介Swing是Java为图形界
冰棍hfv
·
2024-01-11 15:21
java
ui
开发语言
swing
ui设计
江山易改本性难移之
ZYNQ
SDK QSPI固化bug及其解决方法
查资料发现从VIVADO2017.3版本开始,Xilinx官方为了使
Zynq
-7000和
Zynq
UltraScale+实现流程相同,在QSPIFLASH使用上做了变化,即
Zynq
-7000编程flash
Tracy喵喵
·
2024-01-11 14:01
#
应用笔记
bug
ZYNQ
QSPI固化
QSPI启动失败
MATLAB点云处理
总目录
一、点云滤波原始点云包含过多噪点和冗余点,滤波和采样往往是点云预处理的必要步骤1.滤波重复点去除NAN或INF无效点去除自定义半径滤波2.采样基于空间格网的点云抽稀随机下采样均匀体素下采样非均匀体素下采样二、邻近搜索如何组织点云快速获取当前点邻域范围,是面对海量点云保证处理速度的重要前提3.KD树搜索某一点的K邻近点搜索某一点的R邻域点获取圆柱邻域点获取感兴趣区域点kd树应用--------平均点
点云学徒
·
2024-01-11 13:04
MATLAB点云处理学习
matlab
点云处理
算法开发
研究学习
实践应用点云技术
EBAZ4205矿渣板
zynq
无法加载固件
1.故障现象:板子上电后无法加载固件,FPGAconfig_done指示灯不亮,JTAG可以扫描到PL和PS。2.故障排查在VIVADO中创建工程,添加了AXI_GPIO,导出到SDK中,在SDK中创建一个FSBL,下载BIT流后,使用FSBL进行单步调试。在运行到DDR检测部分代码的时候返回了错误的返回值,说明是DDR故障导致的FSBL无法继续向下运行去初始化硬件配置、检测启动模式引脚和加载FL
bifudoph
·
2024-01-11 10:11
EBAZ4205
fpga开发
嵌入式硬件
矿渣板EBAZ4205上电后能够启动固件,JTAG无法扫描到PL和PS
但是使用JTAG无法在VIVADO中扫描到
ZYNQ
的PL和PS。
bifudoph
·
2024-01-11 10:11
EBAZ4205
fpga开发
嵌入式硬件
JTAG 扫描不到EBAZ4205
ZYNQ
PS原因分析
1.MIO[2]引脚电平通过JATG调试
ZYNQ
芯片时,发现在进行PS端应用程序debug情况下提示无法找到ARM设备;但是在Vivado环境下能连接到设备,就是说PL端可以正常使用,PS端无法使用。
bifudoph
·
2024-01-11 10:08
EBAZ4205
单片机
嵌入式硬件
fpga开发
openwifi总体介绍
一、板子选择首先要确定自己的板子能不能用,我手里有
zynq
7020,通过查找资料[1],我发现我的应该是行的。参考资料1、AD936x+
ZYNQ
搭建OpenWIFI_碎碎思的博客-CSDN博客
youzjuer
·
2024-01-11 08:00
fpga开发
verilog
基于sdrpi的openwifi实践5:启动openwifi开始实验
(1),此处跳线选择
ZYNQ
的启动模式,如图PIN1和PIN2相连是SD启动模式。如果PIN2和PIN3相连是FLASH启动模式,如果PIN3和PIN4相连是JTAG启动模式(即在线调试模式)。
mcupro
·
2024-01-11 08:47
SDRPI
GIT学习实践
软件无线电
fpga开发
OpenWiFi简介与学习记录
1.OpenWiFi简介OpenWiFi是一个基于
zynq
+AD9361的软件定义无线电(SDR)设计,是IEEE802.11/WiFi协议的实现。作者是JiaoXianjun。
BIGWJZ
·
2024-01-11 08:39
SDR
wifi
sdr
fpga
嵌入式
iOS 逆向开发04:函数本质下
iOS逆向开发文章汇
总目录
一、内存分区二、全局变量、常量在内存中的情况三、汇编还原一、内存分区代码区:存放代码。可读、可执行栈区: 参数、局部变量、临时数据。可读、可写堆区: 动态申请。
differ_iOSER
·
2024-01-10 19:59
006-
Zynq
图像传输中cache刷新对视频的影响(讲究一个恰到好处)
文章目录前言一、cache是什么玩意儿?二、解决方法1.Xil_DCacheInvalidateRange函数2.未刷新前的问题3.带刷新后的效果总结前言也是移植过程中遇到的一个问题,尝试了一些解决方案,也算是解决了这个问题。这个问题出现在通过以太网传输分辨率为1280*720,帧率为30Fps的图像过程中。在初始化的时候,初始了Xil_DCacheDisable(void)这个函数,相当于直接用
技术小董
·
2024-01-10 13:41
ZYNQ/FPGA实战合集
fpga开发
Zynq
Cache
005-
Zynq
基操之如何去玩EMIO接口(走过路过千万不要错过)
文章目录前言一、EMIO是啥含义二、两种EMIO的使用1.PS端外设引出来的EMIO2.正常的EMIO口3.PS端驱动源码总结前言今天分享这个主要原因是,把最基础的EMIO接口弄清楚咋操作的,咱们就可以做一些由PS端控制PL端的器件小功能,最常见的就是我们驱动某些图像传感器时,需要配置一些信号啥的,包括复位信号,休眠信号这些(对,我说的就是你,ov5640的rst和pwdn信号),学会了最基础的操
技术小董
·
2024-01-10 13:11
ZYNQ/FPGA实战合集
fpga开发
Zynq
EMIO
004-
Zynq
实现SD卡存储灰度图片(彩色图片存储正点已开源)
二、SD卡实现步骤1.配置
Zynq
核中的SD卡接口2.PS端勾选xilffs3.PS端代码4.读卡器读取SD卡结果呈现总结前言最近在弄SD卡存储灰度图片,参考了正点原子的OV7725照相机实验,但发现最终存储出来打不开
技术小董
·
2024-01-10 13:10
ZYNQ/FPGA实战合集
fpga开发
SD卡
灰度图片存储
zynq开发
007-可调脉冲数触发之FPGA实现(
Zynq
也可驱动,带启动停止及完成中断输出)
文章目录前言一、设计思路二、代码及仿真1.资源消耗2.具体代码3.仿真波形总结前言此代码是在做显微镜高速聚焦系统中自己写的步进电机电机驱动源码,为了达到最快的驱动速度,因此选用脉冲触发方式进行驱动。在电机驱动的过程中往往需要对脉冲进行使能,启动,配置好输出N个脉冲,设置电机转动的方向,发送脉冲的过程中发送急停信号,停止当前的脉冲输出以及脉冲输出完后反馈回来中断触发信号。经过实测代码能够满足步进电机
技术小董
·
2024-01-10 13:37
ZYNQ/FPGA实战合集
fpga开发
脉冲触发
读书偶得
今天我读了第一部分,这部分的
总目录
是“生命本来没有名字”,八篇文章都是关于人生的意义和价值的思考。季老先生在目录中说“什么叫人生呢,我并不清楚,不但我不清楚,我看芸芸众生中也没有那么一个人真清楚的。
若山若水
·
2024-01-10 12:19
126.(leaflet篇)leaflet松散型arcgis缓存切片加载
地图之家
总目录
(订阅之前必须详细了解该博客)arcgis缓存切片数据格式如下:完整代码工程包下载,运行如有问题,可“私信”博主。
地图之家家长
·
2024-01-10 11:36
leaflet之家
arcgis
缓存
leaflet
leaflet篇
leaflet之家
leaflet缓存切片
ZYNQ
VITIS LINUX配置流程
petalinux-create--typeproject--template
zynq
--namedts_emmccddts_emmc/petalinux-config--get-hw-description
寒听雪落
·
2024-01-10 09:14
linux
数据库
运维
1.2.2.5MapReduce实例
总目录
:https://www.jianshu.com/p/e406a9bc93a9Hadoop-子目录:https://www.jianshu.com/p/9428e443b7fd天气案例经典案例myclient.java
寒暄_HX
·
2024-01-10 00:53
基于
ZYNQ
的双目视觉图像采集系统设计(二)
Image_controller模块包含2个子模块,如图1所示。I2C_OV5640_Init_RGB565.v模块实现IIC的接口协议和初始化配置,其下有两个子模块:I2C_Controller.v模块实现IIC的读写控制时序,I2C_OV5640_RGB565_Config.v模块则产生IIC寄存器初始化配置的地址和数据;image_capture.v模块实现图像采集和缓存功能。图1.Imag
QYH2023
·
2024-01-09 09:21
fpga开发
基于
ZYNQ
的双目视觉图像采集系统设计(四)
1、axi_hp0_wr.v模块代码解析该模块实现AXIHP总线写入数据到DDR3的操作。该模块的接口如下。rst_n为系统复位信号;i_clk、i_data_rst_n、i_data_en和i_data为FPGA逻辑需要写入到DDR3的数据输入接口。i_clk为同步时钟信号,i_data_rst_n用于复位FIFO,i_data_en拉高表示数据总线i_data有效,将被写入到FIFO中缓存。余
QYH2023
·
2024-01-09 09:21
fpga开发
基于
ZYNQ
的双目视觉图像采集系统设计(一)
1、视频采集系统的整体架构如图1所示,这是整个视频采集系统的原理框图。图1视频采集系统架构上电初始,FPGA通过IIC接口对CMOSSensor进行寄存器初始化配置。这些初始化的基本参数,即初始化地址对应的初始化数据都存储在一个预先配置好的FPGA片内ROM中。(这些初始化的参数来源于CMOSSensor芯片手册,这里使用的是OV5640摄像头,要学好FPGA芯片手册一定要会看)在初始化配置完成后
QYH2023
·
2024-01-09 09:51
fpga开发
FPGA之
ZYNQ
SOC设计---BOOT.bin制作
ZYNQ
SOC设计---BOOT.bin制作1.固化的流程2.固化准备2.BOOT.bin制作过程更多内容,请关注微信公众号“FPGA科技室”以前工程都是通过JTAG先下载bit流文件,再下载elf文件
科研的小萌娃
·
2024-01-08 14:58
fpga
FPGA
verilog
zynq
boot
镜像文件
米联客
ZYNQ
/SOC精品教程 S01-CH05 FPGA程序的固化和下载
软件版本:VIVADO2017.4操作系统:WIN1064bit硬件平台:适用米联客
ZYNQ
系列开发板米联客(MSXBO)论坛:www.osrc.cn答疑解惑专栏开通,欢迎大家给我提问!!
米联客(milianke)
·
2024-01-08 13:27
XILINX
ZYNQ
米联客
第一章 体验 ARM,裸机输出“Hello World”
《
ZYNQ
MPSoC开发平台Vitis应用教程》学习第一章体验ARM,裸机输出“HelloWorld”文章目录《
ZYNQ
MPSoC开发平台Vitis应用教程》学习准备批处理下载QSPIFlash批处理建立
weixin_45090728
·
2024-01-08 10:24
ZYNQ学习
arm开发
Verilog语言入门教程 ——
总目录
语法篇Verilog简介设计方法和设计流程Verilog基本格式和语法Verilog数据类型Verilog数值表示Verilog操作符与表达式工具篇免费开源的verilog仿真工具:icarusverilog实践篇先占位~~加法器(半加法器|全加法器|串行加法器|并行加法器|十进制加法器减法
元存储
·
2024-01-08 07:35
Verilog语言入门教程
Verilog
RK3568平台开发系列讲解(Linux系统篇)Linux 内核打印
返回
总目录
文章目录一、方法一:dmseg命令二、方法二:查看kmsg文件三、方法三:调整内核打印等级一、方法一:dmseg命令在终端使用dmseg命令可以获取内核打印信息,该命令的具体使用方法如下所示:
内核笔记
·
2024-01-08 03:58
RK3568
Android11
从入门到实战项目专栏
RK3568
cesium实现键盘控制地图场景漫游效果
文章目录1.实现效果2.实现方法2.1实现思路2.2具体代码Cesium实战系列文章
总目录
:传送门1.实现效果2.实现方法通过监听键盘字符输入来的动态调整相机位置和姿态角。
右弦GISer
·
2024-01-08 01:31
cesium
gis
cesium
Linux实用操作:小技巧(快捷键)、软件安装、systemctl、软连接、日期时区、IP地址、主机名、网络传输、端口、进程管理、主机状态、环境变量、上传、下载、压缩和解压
版本修改说明20230415初版本课程的笔记已经更新完毕,各位可以通过点击黑马程序员2023年新版Linux零基础快速入门到精通》学习笔记
总目录
查看所有知识点,同时也能免费下载学习笔记和思维导图。
放下华子我只抽RuiKe5
·
2024-01-08 01:31
#
Linux精通
linux
网络
tcp/ip
运维开发
centos
Vivado vitis 2023.1 版本 hello world 教学,基于zedboard
工程建好后新建设计点击加号添加
ZYNQ
双击
ZYNQ
进行配置,配置方法可以看我之前的文章:在Vivado中,配置RFSOC的
ZYNQ
-CSDN博客虽然板子不一样,但是原理是一样的。
春风沂水丶
·
2024-01-07 23:04
学习
fpga开发
单片机
嵌入式硬件
笔记
上一页
2
3
4
5
6
7
8
9
下一页
按字母分类:
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他