ZYNQ系列学习第13页

【zedboard找不到COM串口bug】驱动下载地址

今天在使用zedboard过程中出现了sdk终端没有COM串口的问题：解决方法见【zedboard串口bug最终解决办法】zynq开发在SDK终端Teminal找不到COM3、COM5等接口无法连接uart

向盟约宣誓·2023-09-13 16:20

零基础入门目标检测系列学习记录（二）：YOLO系列之v3算法详解

百度飞桨零基础实践深度学习目标检测系列学习笔记目录YOLOv3结构YOLOv3网络结构特点：shape格式与先验框box的处理流程训练策略与损失函数预测框:正例(positive)、负例(negative

杭哈哈·2023-09-12 05:10

【Zynq】Xilinx SDK添加外部头文件和源文件

添加头文件添加源文件首先添加外部链接路径不加过滤的话会包含路径下所有的.c文件。过滤器如图此时就会看到编译、链接都通过了。SDK实际上会把makefile文件生效到这里：

Raww_ii·2023-09-11 13:57

ZYNQ学习笔记PS部分【基本介绍】

基于Zynq的嵌入式开发流程XilinxZynqSoC是集成了FPGA和硬核处理器的特殊SoC，它与一般FPGA的最大不同就是自带了一个ARMCortex-A系列硬核，根据型号不同从A9到A53都有，对于

内鬼·2023-09-11 04:25

Xilinx ZYNQ 7000学习笔记三（FSBL代码分析-C代码）

参考资料：Zynq-7000SoCSoftwareDevelopersGuide(UG821)1.承接上一篇，回到FSBL工程，在目录FSBL/src/main.c中找到main函数，可以看到第一步就是调用了

烂白菜的自述·2023-09-11 04:25

ultrascale和arm区别_ZYNQ UltraScale+ MPSoc FPGA初学笔记

前言最近要做新的设计用到XilinxZYNQUltraScale+MPSoc系列的芯片。文档看到吐，阅读间隙和妹子聊天，还被吐槽太闲。

weixin_39638708·2023-09-11 04:25

ZYNQ UARTLITE学习小结

经过一天的踩坑和学习，大概理解了ZYNQ中PS调用UARTLITE的IP核的用法。记录一下坑点最好用xil_printf打印，用printf打印有时候打印不出来。调试的时候都没有打印，弄的我怀疑人生。

dai410257573·2023-09-11 04:55

Xilinx ZYNQ 7000学习笔记三(小结)

1启动模式：ZYNQ7000的启动模式由外部引脚决定的，5个模式引脚MIO[6:2]用于配置NANDflash、并行NORflash、SerialNOR(Quad-SPI)、SDflash以及JTAG一共

烂白菜的自述·2023-09-11 04:24

ZYNQ学习笔记

ZYNQ学习笔记1.FPGA中浮点运算的实现方法-定标。

JACKLJ1998·2023-09-11 04:24

1.3 BEV开源数据集介绍

本文来自自动驾驶之心知识星球的国内首个BEV感知全栈系列学习教程文章目录BEV开源数据集介绍：KITTIBEV开源数据集介绍：nuScenesBEV开源数据集介绍：WaymoBEV开源数据集介绍：KITTI

骆驼穿针眼·2023-09-10 22:05

Java多线程之深入了解Thread类以及方法的应用

文章目录一、Thread类的属性和方法二、Thread类中方法的应用(1)利用join()实现并发排序(2)yield()的应用(3)线程中断interrupt提示：以下是本篇文章正文内容，Java系列学习将会持续更新一

一只咸鱼。。·2023-09-10 20:54

zynqmp APU（linux）和RPU(裸机)通过IPI中断实现同步

从内核ipi_mailbox源码触发自己实现APU（linux）和RPU(裸机)核间同步操作APU核RPU可以通过共享内存交互数据，APU向共享内存写数据后，RPU收到ipi中断,然后读取完数据，将触发中断告知APU。以此实现通步。需要更改的linux驱动基于platform框架实现如下：#include#include#include#include#include#include#includ

kissskill·2023-09-10 19:55

verilog always语法_Verilog 最全经验总结（建议收藏）

关注、星标公众号，直达精彩内容公众号：ZYNQID：FreeZynq1、不使用初始化语句；2、不使用延时语句；3、不使用循环次数不确定的语句，如：forever，while等；4、尽量采用同步方式设计电路

weixin_39628247·2023-09-10 18:57

zynq更换ps的输入时钟频率

一般使用的zynq的ps时钟为33.333333MHz，如下图：但有时候也会遇到其他频率的，如下图：虽然不知道为啥要换来换去，但是人家设计没毛病啊，官方要求只要在30M~60M之间都行，如下图：既然如此

雨之小·2023-09-10 08:28

linux mac到mac直连原理和方法

一、uboot修改1）driver/net/zynq_gem.cstaticintphy_detection(structudevice*dev)这个函数中的两处phyread(priv,priv->phyaddr

雨之小·2023-09-10 08:58

HI3559A DMEB试玩

命令行的现实格式修改9、IIC例程不通10、HI3559a从emmc启动，文件系统变为只读11、驱动加载12、官方例程中SENSOR不出图最近需要使用3559来，之前没有玩过海思系列，使用较多的是xilinx的zynq7000

雨之小·2023-09-10 08:27

ZYNQ UBOOT更换调试串口管脚的方法

ZYNQUBOOT更换调试串口管脚的方法问题的产生修改过程验证问题的产生本来我一直只用的zynq平台的调试串口是在uart1的mio48和mio49上，后来接了一个项目是别人家的硬件，我们做软件。

雨之小·2023-09-10 08:27

ZYNQ LINUX 软复位时卡死（reboot)

现象：在reboot时有时会系统不能启动成功，串口打印消息如下：SentSIGTERMttcpsvd:gotsignal15,exitudpsvd:gotsignal15,exitSentSIGKILLtoallprocessesRequestingsystemrebootRemovingMTDdevice#6(data)withusecount1mpegts_shutdown:mpegtsbus

雨之小·2023-09-10 08:57

zynq+linux固化程序,如何在 Zynq UltraScale+ MPSoC 上实现 Linux UIO 设计

原标题：如何在ZynqUltraScale+MPSoC上实现LinuxUIO设计简介作者：AlexHe(何晔)，赛灵思高级嵌入式应用工程师这里的UIO即UserspaceI/O，本文中UIO泛指UIO设备和

weixin_39999586·2023-09-09 21:16

基于fpga实现tft屏幕显示数字、字母

简介开发平台：ZYNQ开发工具：Vivado2018.3tft屏幕分辨率：800*480在PL端使用纯verilog实现bitmap模块，基于该模块实现在tft屏幕显示数字0-9，以及FPGA字母Bitmap

学习就van事了·2023-09-09 16:11

名门望族系列学习-孟子

268集.孟子开篇孟子被称为亚圣孟子，约公元前372年—公元前289年，享年84岁，思想寿命至今2300多年。是战国时期伟大的思想家、政治家、教育家。受业于孔子之孙子思的门人。周游列国20多年，宣扬“仁政”主张。凡是想得到任何东西，都不要在结果上谈事情，而是要在产生结果的因上谈事情，焦点一变，过程即变，发生的事就不同，产生的结果即不同。因正结果自然就正，如果只盯着结果不守正因，过程就有可能会走偏，

lovely橙·2023-09-08 09:19

Xilinx Zynq ZC706 + AD-FMCOMMS3-EBZ 之 Linux静态IP地址设置

ENSMAD9361介绍(中)校准、数据接口(CMOS)AD9361介绍(下)数据接口(LVDS)SPI和附加接口信号在AD9361介绍(终)Linux映像已按链接中的步骤装好AD-FMCOMMS2/3/4/5-EBZZynq

lwd_up·2023-09-07 07:42

ZYNQ上的简单 FSK 基带发射器

绪论由于某种需求需要生成正弦波，因此使用C应用程序中的sin()函数来计算单位圆的幅度值，然后将该幅度值转换为AD9717的适当DAC代码（当然将每个角度值转换为弧度）。能够使用DAC生成简单的正弦波，下一个想法就是在SDR（软件定义无线电）中使用频率调制。大多数SDR设计都有3个不同的内部运行频率：一个低基带频率，用于处理来自ADC/DAC的数据；一个或多个中间频率，最终基带数据流作为中间步骤提

碎碎思·2023-09-07 05:08

RobotFramework自动化测试框架系列学习----（二）库与关键字

一、类库和标准库在RIDE中，按F5可查看库和关键字标准库（RF自带的库，不需要额外安装）Buitln测试库Collections集合库DateTime时间库Screenshot截屏库存放位置：Python37\Lib\site-packages\robot\libraries扩展库（需要通过pip额外安装的库）web自动化测试：SeleniumLibrary或Selenium2Library安装

白舟的博客·2023-09-06 10:08

RobotFramework自动化测试框架系列学习-----（一）简介、搭建、运行

一、简介基于Python的关键字驱动的自动化框架。1.基于Python：就是由python语言开发的这个框架。2.关键字驱动：关键字驱动测试又称为表格驱动测试，是自动化测试的一种方法，是数据测试的一种改进方法。关键字驱动主要包括测试步骤、测试步骤中的对象，测试对象执行的动作，测试对象需要的数据3.自动化框架：是应用于自动化测试，框架提供可重用的基础自动化测试平台，提供自动化测试执行和管理功能的组织

白舟的博客·2023-09-06 10:05

【ZYNQ】Linux驱动之梦开始的地方

软件版本：Vivado2021.1操作系统：WIN1064bit、Ubuntu18.04硬件平台：ZYNQUltraScale文章目录1.1系统框图1.2介绍1.2.1寄存器查询手册1.2.2物理地址与虚拟地址

菜虚鲲001·2023-09-05 15:29

Xilinx ZYNQ 7000学习笔记二（FSBL代码分析）

上一节讲了FSBL主要功能负责对PS端进行初始化、调用bitstream文件对PL端进行配置，加载应用或二级引导程序置DDR中并启动DDR，本节通过对FSBL代码进行分析深入理解代码。参考资料SDK版本：ReleaseVersion:2018.3一、FSBL代码过程1.打开FSBL工程fsbl_bsp->ps7_cortexa9_0->libsrc->standalone_v6_8->asm_ve

烂白菜的自述·2023-09-05 11:41

PCIE的链路训练和电源管理、流量控制和MSI中断机制及Zynq的基本框架

大纲1.PCIE的链路训练和电源管理、流量控制和MSI中断机制2.Zynq的基本框架要点简介1.PCIE的链路训练LTSSM状态机，由11个状态组成2.流量控制主要有两种方法，分为“Rated-base

ASAPxxxx·2023-09-04 22:58

有幸与青椒相识相伴，满载收获与快乐

岁月如梭，与青椒相伴走过一年时光，回忆在青椒计划的系列学习中的嘀嘀嘀滴，不知不觉，老师们的音容笑貌一幕幕闪现在眼前，在这里得到了干货满满的课程学习，打开了眼界，有幸与全国两万余学员共同学习成长，在这个过程中见证小青椒们完美蜕变

杜尔伯特099孙雨·2023-09-04 12:08

R-CNN系列学习笔记

迄今为止，我也没有用过R-CNN系列。。。看理论是一回事，实际用是另外一回事。之前准备用，看理论时候的一些摘录笔记，都忘的差不多了。实际用的时候，里面的每一个细节就很关键了，尤其是在自己项目需要的特定应用场景下。细节包括理论细节和代码处理细节，都挺花时间，也都挺关键。一文读懂目标检测：R-CNN、FastR-CNN、FasterR-CNN、YOLO、SSDhttps://cloud.tencent

路人甲ing..·2023-09-04 12:49

国产之路：复旦微zynq调试笔记2--PL网口

引言 PL侧的网口需求相较于PS部分还是有一定区别的，主要需要添加axiethernet的移植PL的PCS/PMAIP使用说明关于xilinx的XilinxPCS/PMAPHY的IP，这个是SGMII接口，这里PCS/PMAIP核相当于PHY，外部通过PCB连接到光模块，是电口转光口，对应的linux驱动是xilinx_phy.c，20200304版本的内核默认没有移植过来，需要自己从xil

快跑bug来啦·2023-09-04 06:45

Zynq 使用PYNQ AXIS DMA LoopBack实验

https://pynq.readthedocs.io/en/latest/pynq_libraries/dma.html#pynq-libraries-dmaIPconnectedtotheAXIMaster(HPorACPports)hasaccesstoPSDRAM.搭建Vivado工程，DMA环回，注意axi_dma只能叫这个名字(不一定)生成bit文件ExportBitstreamFil

Simpreative·2023-09-04 03:04

PL端DDR4读写测试实验(未完成)

先说明硬件信号（按该芯片）：信号名说明DQDatainput/output，双向数据线（这个芯片是x16的，使用DQ[15:0]），可以看到这里芯片和ZYNQ的定义并不是一对一的，把数据线交换了，但是不会影响最终的使用

weixin_45090728·2023-09-03 16:33

Linux NameSpace 与 Cgroup 系列学习

为了方便自己学习，我会将自己搜集的一些好的关于namespace和cgroup的文章统一列在这里，后续有新的内容后将会继续更新。这几篇虽然时间有点久，但比较系统、详细，建议先阅读学习，看完后收获很大。namespace包含了Linux目前常用的6个namespace的介绍LinuxNamespace系列（01）：Namespace概述LinuxNamespace系列（02）：UTSnamespac

Zcoder`Blog·2023-09-03 16:30

Linux网络编程1（网络基础定义）

在网络编程的系列学习中，我们将逐渐揭开网络神秘的面纱，不仅要懂网络，还知道如何编写网络程序网络的起源网络最

浪雨123·2023-09-03 15:47

数据结构系列学习之用队列实现栈功能与用栈实现队列功能

队列与栈：队列（Queue）是一种先进先出（FIFO）的线性表；栈（Stack）是一种后进先出（LIFO）的线性表；实例1：用队列实现栈的功能；算法思想：若实现一个栈的功能，需要用到两个队列来实现此功能，创建两个队列Q1和Q2；入栈：1.先判断Q1是否为空；2.若Q1为空，则数据元素依次入队到Q1，而Q2的数据元素依次出队，并入队到Q1，即数据元素在Q1完成入栈；3.若Q1为不为空，则数据元素依次

少年维克多·2023-08-31 03:35

Zynq GTX全网最细讲解，aurora 8b/10b编解码，OV5640摄像头视频传输，提供2套工程源码和技术支持

目录1、前言免责声明2、我这里已有的GT高速接口解决方案3、GTX全网最细解读GTX基本结构GTX发送和接收处理流程GTX的参考时钟GTX发送接口GTX接收接口GTXIP核调用和使用4、设计思路框架视频源选择OV5640摄像头配置及采集动态彩条视频数据组包GTXaurora8b/10b数据对齐视频数据解包图像缓存视频输出5、vivado工程1-->2路SFP传输PLFPGA端设计PS端SDK端设计

9527华安·2023-08-30 17:58

＜AMBA总线篇＞ AXI总线协议介绍

对于学习XilinxFPGA(ZYNQ)而言，官方提供的很多IP核都有使用AXI总线，用于AR

杰克拉力船长·2023-08-30 10:25

图像处理信号处理板设计原理图：367-基于zynq XC7Z100 FMC接口通用计算平台

基于zynqXC7Z100FMC接口通用计算平台一、板卡概述板卡由SoCXC7Z100-2FFG900I芯片来完成卡主控及数字信号处理，XC7Z100内部集成了两个ARMCortex-A9核和一个kintex7

hexiaoyan827·2023-08-29 09:12

Python3入门机器学习 - Jupyter Notebook篇

注：该系列学习笔记均是本人学习慕课网实战视频Python3入门机器学习经典算法与应用的感想和心得，请支持正版安装我们搭建及其学习所需要的环境，可以使用名为ACACONDA的集成工具来进行一键安装，在Acaconda

weixin_33738555·2023-08-28 11:34

3、【STM32F0系列学习】之—中断和事件

【STM32F0系列学习】之—中断和事件1、什么是“中断”2、中断优先级3、中断嵌套4、嵌套向量中断控制器(NVIC)5、中断与事件的区别和主要特性6、外部中断（EXTI）配置6.1【标准库】的配置方式

Geek@Yang·2023-08-28 05:38

HLS实现CORDIC算法计算正余弦并上板验证

硬件：ZYNQ7010软件：MATLAB2019b、Vivado2017.4、HLS2017.4、SystemGenerator2017.41、CORDIC算法计算正余弦 CORDIC算法详细分析网上有很多资料

Chenxr32·2023-08-28 04:55

深入浅出AXI4协议（1）——概述

写在前面从这篇文章开始，我们将正式进入AXI4协议的学习，在xilinx系列的FPGA中，AXI4协议的使用是非常广泛的，很多的IP核都会支持AXI接口，而如果使用的是zynq系列，那AXI协议的学习更是重中之重

apple_ttt·2023-08-26 13:31

FPGA纯verilog手写HDMI发送IP 提供源码和技术支持

1、前言本设计使用Xilinx原语和自己手写的代码实现了HDMI发送功能，纯verilog手写，有源码，也提供封装好的IP，你喜欢用例化的方式就用源码，你喜欢搭建BD工程就用IP，目前IP的适应器件为zynq

9527华安·2023-08-26 08:29

名门望族系列学习-孔子

301.孔子开篇孔子（公元前551年－公元前479年），名丘，字仲尼，鲁国人，中国古代思想家、政治家、教育家，儒家学派创始人。“吾十有五而志于学，三十而立，四十而不惑，五十而知天命，六十而耳顺，七十而从心所欲不逾yu2矩。”孔子集华夏上古文化之大成，在世时已被誉为“天纵之圣”，是当时社会上最博学的学者之一，被后世统治者尊为圣人、至圣、至圣先师、万世师表，被联合国教科文组织评选为“世界十大文化名人”

lovely橙·2023-08-26 01:06

ZYNQ的PL端口不利用DDR进行图像数据采集传输至其它地方

ZYNQ7020的PL板子上面没有DDR3，不能直接调用MIG的IP核用来缓存OV5640采集到的数据，看能不能换一种方案。

技术小董·2023-08-26 01:54

五、RGB实验(正点原子达芬奇Pro代码＞＞ZYNQ 7020代码移植)

RGB实验(正点原子达芬奇Pro代码＞＞ZYNQ7020代码移植)文章目录RGB实验(正点原子达芬奇Pro代码＞＞ZYNQ7020代码移植)前言一、本文目标二、移植步骤1.建立文件2.建立v文件1.lcd_rgb_colorbar2

技术小董·2023-08-26 01:53

Xilinx ZYNQ Ultrascale+ 性能测试之 PL/PS PCIe Root Port NVMe

XilinxZYNQUltrascale+PL/PSPCIeRootPortNVMe性能测试XilinxMPSOCNVMeM.2盘PL8GPCIex4PS5GPCIex2PL8GPCIex1PL2.5GPCIex1PS2.5GPCIex1PS5GPCIex1

justdemo·2023-08-25 03:29

模拟嵌入式边缘计算卡设计方案：367-XC7Z100 板卡基于zynq XC7Z100 FMC接口通用计算平台

基于zynqXC7Z100FMC接口通用计算平台一、板卡概述北京太速科技板卡由SoCXC7Z100-2FFG900I芯片来完成卡主控及数字信号处理，XC7Z100内部集成了两个ARMCortex-A9核和一个

hexiaoyan827·2023-08-22 14:52

linaro交叉编译工具安装配置

armdeveloperwebsite根据自己的平台下载对应的交叉编译工具链，我用的是PC环境虚拟机下的UBUNTU，所以选择x86_64Linuxhostedcrosscompilers；目标是用于ZYNQlinux

灬无知·2023-08-22 11:30

推荐频道

ZYNQ系列学习