E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
Zynq(ARM+FPGA)
AXI总线协议时序
由于
ZYNQ
架构和常用接口IP核经常出现AXI协议,赛灵思的协议手册讲解时序比较分散。所以笔者收藏AXI协议的几种时序,方便编程。
fzhykx
·
2020-09-15 04:16
FPGA
AXI总线详解
AXI的重要性AXI是
ZYNQ
系统中比较重要的一部分。·AMBA总线,熟悉ARM架构的朋友应该都大致了解,AMBA是ARM公司的注册商标。
碎碎思
·
2020-09-15 04:03
AXI
FPGA
AXI
ZYNQ
xilinx中的XADC
zynq
的内嵌了XADC,可以用来采集电压;Temp:芯片温度VCCINT:内部PL核心电压VCCAUX:辅助PL电压VCCBram:PLBRAM电压VCCPInt:PS内部核心电压VCCPAux:PS
gtkknd
·
2020-09-15 02:50
fpga
Zynq
的AMP开发流程说明(基于OCM)
目录一.平台说明二.软件安装三.基本开发流程3.1.AMP模式介绍3.2.开发流程框图四.具体开发流程4.1.下载官方Demo源码4.2.Vivado工程创建(Windows64位环境)4.2.1.工程创建4.2.2.配置ARM系统:4.2.3.工程编译并导出4.3.Petalinux工程(Ubuntu16.04环境)4.4.SDK工程(Windows64位环境)4.4.1.CPU1程序(app_
kunkliu
·
2020-09-14 19:53
zynq
zynq
双核AMP实验之cpu1唤醒代码
一·多核CPU的运行模式 从软件的角度看,多核处理器的运行模式有AMP(非对称多处理)、SMP(对称多处理)和BMP(受约束多处理)三种运行模式。 AMP运行模式指多个内核相对独立的运行不同的任务,每个内核相互隔离,可以运行不同的操作系统(OS)或裸机应用程序。 SMP运行模式指多个处理器运行一个操作系统,这个操作系统同等的管理多个内核,如PC电脑。 BMP运行模式与SMP
kunkliu
·
2020-09-14 19:21
zynq
ZYNQ
的AMP模式下,一种可以在线调试的重启CPU1的方法
问题背景
ZYNQ
的AMP模式开发中,常常会需要对CPU1进行softwareReset,reset之后的引导是一个比较麻烦的问题。
kunkliu
·
2020-09-14 19:50
zynq
ROS
ZYNQ
移植
1准备工作全部是按照官方操作的:http://wiki.ros.org/groovy/Installation/Sourceapt-getinstallpython-rosdeppython-rosinstall-generatorpython-wstoolbuild-essential出现错误,找不到源,那个就要进入提示的页面:Ifyouhavetroubleinstallingthepacka
夏菠
·
2020-09-14 16:35
ZYNQ
VIVADO中SDK新建工程编译出错——undefined reference to 'main'
今天很心碎,第一次使用
ZYNQ
2000,就是想搞个流水灯熟悉一下开发流程,就碰到一个小问题搞的头大。在使用SDK新建工程并Debug时总是出现下图中的错误,没有定义'main'?
王纯配
·
2020-09-14 09:20
FPGA
DSP+ARM多核异构开发环境SYSLINK搭建OMAPL138
导语与感想OMAPL138属于多核异构平台(DSP+ARM),多核通信是多核异构平台的精髓部分,目前市面上流行的还有
ZYNQ
平台(FPGA+ARM),同样通信机理复杂。德州仪器OMAPL138和D
Carlos Wei
·
2020-09-14 04:42
TI phy DP83867调试
硬件平台:
zynq
7035+tiphyDP83867软件:vivado2017.2+SDK+windriver6.9调试步骤:先在vivado2017.2下面建立vivado工程。
wqh1189
·
2020-09-14 03:45
zynq
vxworks6.9.4.10 boot引导镜像启动不了
硬件平台:
zynq
7045软件平台:workbench3.3Vxworks6.9.4.10,Vavido2017.2问题描述:将生成的boot.bin文件通过仿真器烧录到SPIflash后,boot可以正常启动
wqh1189
·
2020-09-14 03:44
vxworks
Xilinx petalinux2015.4安装流程
一直以来在Xilinx
Zynq
上进行Linux开发使用的是Digilent提供的linux源码,而近来发现petalinux也成为免费软件了,官网描述如下“ThePetaLinuxToolsLicenseisnol
tc_xjyxhd
·
2020-09-13 19:03
Linux
xilinx
zynq
的fsbl阶段的调试
1,什么情况下会使用
zynq
fsbl的启动调试模式?答:我们在进行
zynq
开发,常把项目生成bin文件或者mcs文件,然后加载到板子上进行调试运行。
suixintt
·
2020-09-13 19:23
xilinx
嵌入式
zynq
zynq
fsbl
AXI_01 《AXI总线系列文章》由来
笔者从学习
ZYNQ
开始接触AXI总线,绝大多数学习
ZYNQ
的资料中都是从定义一个简单的自定义IP核开始的,设计一个通过PS端ARM,写一段C代码通过AXI总线读写自定义IP核的寄存器来,来完成LED流水灯的演示
比特电子工作室
·
2020-09-13 19:41
zynq
XC7z020-1 CLG400 BANK34,BANK35通道资源
BANK34IO_B34_0R19IO_B34_LP1T11IO_B34_LN1T10IO_B34_LP2T12IO_B34_LN2U12IO_B34_LP3U13IO_B34_LN3V13IO_B34_LP4V12IO_B34_LN4W13IO_B34_LP5T14IO_B34_LN5T15IO_B34_LP6P14IO_B34_LN6R14IO_B34_LP7Y16IO_B34_LN7Y17I
feifansong
·
2020-09-13 14:21
xilinx
vivado
FPGA
Connected to target on host '127.0.0.1' and port '3121'以及connect -url tcp:127.0.0.1:3121的错误
SDK中出现Connectedtotargetonhost‘127.0.0.1’andport'3121’以及connect-urltcp:127.0.0.1:3121的错误,连接不到
ZYNQ
开发板上或者
请answer1996
·
2020-09-13 13:45
FPGA初学
FPGA
连接不到开发板
ZYNQ
初学
MYIR-
ZYNQ
7000系列-zturn教程(13):用SPI接口对eeprom M95512进行读写
开发板环境:vivado2017.1,开发板型号xc7z020clg400-1,这个工程是用spi接口对eeprom进行读写Step1新建工程然后按照下面截图中进行配置(主要配置了DDR、SD,uart,SPI)点击自动连线将这些引脚引出如下图所示Step2对工程进行综合Step3生成顶层文件直接生成的顶层有多个IO口,所以我这里更改了顶层文件将用的几个管脚引出了//Copyright1986-2
虚无缥缈vs威武
·
2020-09-13 06:25
ZYNQ7000
Xilinx FSBL 代码简析
在分析
ZYNQ
7000启动流程时,发现FSBL工程在其中起到了非常重要的作用。参考了许多别人分析的过程,在这里也总结一下自己的代码分析流程。
我可能是个程序员
·
2020-09-13 05:58
vivado xilinx 网盘资料
ZYNQ
系列教材使用一套教材讲解,代码和原理图独立配套对应型号MIZ701N硬件基资料础包:http://pan.baidu.com/s/1kVuLyth密码:mmkiMIZ701N-7010-FREE_CODE
碰碰跳跳
·
2020-09-13 05:11
zynq
ZYNQ
(二)GPIO中MIO 配置LED
GPIO中MIO(multiuseIO)与EMIO(extendablemultiuseIO)的区别:MIO分配在bank0和bank1直接与PS部分相连,EMIO分配在bank2和bank3和PL部分相连。除了bank1是22-bit之外,其他的bank都是32-bit。所以MIO有53个引脚可供我们使用,而EMIO有64个引脚可供我们使用。使用EMIO的好处就是,当MIO不够用时,PS可以通过
人无再少年97
·
2020-09-13 05:02
ZYNQ
ZYNQ
_FSBL学习
1FSBL介绍1.1fsbl涉及的启动流程
zynq
内部的BootROM存储有一段在CPU复位后固定执行的代码。称为stage-0启动代码。
dwp1147170607
·
2020-09-13 05:23
Xilinx
嵌入式设计相关
ZYNQ
启动问题 :FSBL
0、
ZYNQ
外部启动条件1、电源要求:在阶段0BootROM时,安全模式下PS与PL都是必须上电的;非安全模式PS需要上电,如图:在阶段1FSBL时,PS与PL都是必须上电的,因为PL将在这个阶段进行配置
Jasper.J
·
2020-09-13 04:45
ZYNQ
第5章 在QEMU中进行软件测试
对于
Zynq
,它是”/images
Solo1103
·
2020-09-12 19:53
Petalinux
第3章 配置自定义嵌入式Linux
配置一个硬件平台
Zynq
-7000下面是启动Linux所需要的硬件需求。
Solo1103
·
2020-09-12 19:53
Petalinux
第6章 构建可启动的系统镜像
这里主要介绍
zynq
系列。产生
Zynq
启动镜像本小节只针对
Zynq
系列器件。如果是Mircroblaze器件请忽略。
Solo1103
·
2020-09-12 19:53
Petalinux
Petalinux
第2章 测试Petalinux BSP镜像
从SD卡中启动镜像(
Zynq
系列设备)步骤:1.在主机上挂载你的sd卡。2.复制/
Solo1103
·
2020-09-12 19:53
Petalinux
Zynq
-7000 FreeRTOS(二)中断:串口Uart中断
总结
Zynq
-7000器件的PS上的串口中断,为FreeRTOS中断实验做准备。转载于:https://www.cnblogs.com/yiwenbo/p/10730863.html
weixin_34190136
·
2020-09-12 14:51
Zynq
-7000 FreeRTOS(二)中断:Timer中断
总结
Zynq
-7000这款器件中的Timer定时器中断,为FreeRTOS中断做准备。在
ZYNQ
的纯PS里实现私有定时器中断。每隔一秒中断一次,在中断函数里计数加1,通过串口打印输出。
weixin_33958585
·
2020-09-12 14:15
Zynq
FreeRtos下开启其他中断(定时器Uart)系统崩掉的问题
FreeRtos下开启其他中断(定时器Uart)系统崩掉的问题问题来源比如我开了freertos然后想用uart中断,然后就发现系统正常工作不了,多任务失效,只有一个任务在跑,调度器工作失败问题原因主要是全局中断实例只能同时存在一个,因为再初始化中断实例的时候会关闭其他中断,源码如下:s32XScuGic_CfgInitialize(XScuGic*InstancePtr,XScuGic_Conf
Donce Jiang
·
2020-09-12 12:49
zynq
ARM
petalinux 创建UDP服务端时,select函数不起作用故障解决一例
这几天在搞赛灵思公司的
ZYNQ
-7000芯片,使用了ALINX的开发板,想在此平台上跑petalinux,在此基础上进行linux开发。
jayacham
·
2020-09-12 00:54
Zynq
-7000系列平台linux下操作MIO/EMIO GPIO方法
开发板:
Zynq
7030数据采集板开发环境:XilinxVivado+SDK-18.3交叉编译工具:arm-linux-gnueabihf-目的:通过Linux下GPIO驱动控制开发板上的LED灯linux
Linux_Coder1130
·
2020-09-11 19:12
zynq
zynq-7000
GPIO
Zynq
TTC蜂鸣器驱动开发
目的:在
Zynq
7030平台开发ttcpwm驱动程序,以驱动蜂鸣器鸣叫硬件平台:
Zynq
7030软件平台:xilinxlinux2018.2版本(源码linux-xlnx-xilinx-v2018.2)
Linux_Coder1130
·
2020-09-11 19:12
Linux驱动
zynq
嵌入式
zynq
linux驱动
TTC蜂鸣器
Zynq
术语详解,不懂啥是PL,PS,APU,SCU?那就进来看看吧
ZYNQ
,往大里说,就是两大功能块,PS部分和PL部分,说白了,就是ARM的SOC
GaleZhang
·
2020-09-11 19:26
ZCU106
AXI
ZYNQ
中的AXI接口共有9个,主要用于PS与PL的互联,包含以下三个类型:.AXI_ACP接口,是ARM多核架构下定义的一种接口,中文翻译为加速器一致性端口,用来管理DMA之类的不带缓存的AXI外设,
one_u_h
·
2020-09-11 03:29
FPGA基础
ZYNQ
7000 #0 - petalinux的使用与工程建立(都9102年了,就用用便利的工具吧)
目录0-前言1-建立petalinux工程2-petalinux读取*.sdk文件夹硬件信息3-设置SD根文件系统从SD卡载入3.1-使用外部的linux源码进行编译4-配置Linux内核5-编译6-生成BOOT.BIN及image.ub文件7-TF卡制作备用8-在板上运行X-附录(一些可能碰到的问题)0-前言手头有块黑金AX7010的板子,这个板子附带的资料里面带有的kernel和uboot(黑
里先森
·
2020-09-10 18:05
Linux
嵌入式
ZYNQ7000
Xilinx的FPGA手册中关于如何Booting RFSoCs
Zynq
启动过程首先根据根基modepins来选择启动方式,SPI还是JTAG等等然后执行片上ROM中的代码并且从SPI或JTAG等这些bootdevice中拷贝FirstStageBootLoader(FSBL)到片上内存中最后,处理器星星FSBL,FSBL可以初始化PS的启动或者导入PL配置。FSBL可以导入用户应用或者可选的secondstagebootloader原文:UltraScale+RFS
AllenGates
·
2020-09-10 15:07
学习总结
ZYNQ
PS端双MAC,MDIO共用
此为转帖,原文:https://forums.xilinx.com/t5/Embedded-Linux/Dual-Marvell-88e1512-PHY-Ethernet-problem-Xilinx-LInux/td-p/682660/highlight/false/page/3目前已经验证正常,Mark一下!!!Patchfilesattached.PatchisapplicableONLYt
kunkliu
·
2020-09-10 14:33
zynq
基于FPGA Manager的
Zynq
PL程序写入方案
本文主要描述了如何在Linux系统启动以后,在线将bitstream文件更新到
ZYNQ
PL的过程及方法。
kunkliu
·
2020-09-10 14:33
zynq
Zynq
中 PS接收PL中断
参考:https://blog.csdn.net/RZJMPB/article/details/50736918https://www.cnblogs.com/milinker/p/5906004.htmlhttp://www.osrc.cn/forum.php?mod=viewthread&tid=1255http://www.osrc.cn/forum.php?mod=viewthread&t
kunkliu
·
2020-09-10 14:02
zynq
基于
ZYNQ
MPSOC XCZU3CG的百度Edgeboard FZU3 构建linux系统
1硬件平台构建FZU3资料中有vivdo工程可以直接使用,顶层如下图所示。关于配置文档可以参考官方pg201,其中有关于DDR配置的描述,建议使用资料中带的工程,避免很多麻烦。在实际操作过程中遇到这样一个问题,我的vivado是2019.2,安装时我没有安装所有支持器件,这样会给后边构建系统带来问题,建议安装时把器件都选上。2Petalinux构建软件系统导出硬件平台aa.dsa文件;创建Peta
硬码农二毛哥
·
2020-09-10 13:00
FPGA
AI推理
nvme-cli使用
208826118参考IntelISDCT,SanDiskSCLI和NVMe-CLI三款SSD工具基本操作简介nvme-cli常用指令nvme-cli官网显示系统内的NVMeSSD采用list命令,root@
zynq
mp
黑客三遍猪
·
2020-09-10 12:06
存储
jenkins自动化编译服务器搭建
852283276微信:arm80x86微信公众号:青儿创客基地B站:主页https://space.bilibili.com/208826118参考官网Jenkins详细教程jenkins自定义命令
zynq
ultrascale
黑客三遍猪
·
2020-09-10 12:06
linux应用开发
linux
Ubuntu下
Zynq
交叉编译环境的搭建
环境为Ubuntu14.04LTS一、准备交叉编译工具xilinx-2011.09-50-arm-xilinx-linux-gnueabi.bin官网需要认证lisence才能下,网上搜索一下二、安装交叉编译工具1、开启root登录Ubuntu无法直接登录root(对开发人员简直扯淡…),我们首先要打开root登录界面sudopasswdrootsudusuvi/usr/share/lightdm
肉肉_Alex
·
2020-09-10 12:40
LINUX
ZYNQ开发
FPGA进行AI推理方案
1
Zynq
+Paddlelite第一种方案使用
Zynq
+Paddlelite。Paddle-Lite框架是PaddleMobile新一代架构,重点支持移动端推理预测,特点高性能、多硬件、轻量级。
硬码农二毛哥
·
2020-09-10 10:58
FPGA
AI推理
深度学习
PLUTO-SDR入门记录(一)
PLUTO-SDR由亚德诺半导体出品,整体设计方案是AD9363射频收发器+
ZYNQ
7010FPGA。
薛定谔的Chat
·
2020-09-04 20:37
sdr
蚂蚁S9矿板
ZYNQ
7010开发板移植PYNQ_2.5
蚂蚁S9矿板
ZYNQ
7010开发板移植PYNQ_2.5蚂蚁S9矿板,板号:C41V1.2,我买的版本是两颗256MB16bitDDR3内存颗粒的版本,因此板上内存容量为1GB,移植也是基于1GB这个版本的
薛定谔的Chat
·
2020-09-04 10:56
fpga
python
fpga
AXI 总线详解
综述本文我们详解AXI,在
ZYNQ
中有支持三种AXI总线,拥有三种AXI接口,当然用的都是AXI协议。
虹科FPGA
·
2020-09-04 10:08
#
AXI总线
fpga
【
ZYNQ
_LINUX 】使用问题 invalid conversion from 'unsigned int' to 'unsigned char*' [-fpermissive]
http://blog.csdn.net/qtebook/article/details/51969713http://blog.csdn.net/luotong86/article/details/52486365#insertcodehttp://blog.csdn.net/lst227405/article/details/25975661https://lauri.xn--vsandi-p
叶子长新芽
·
2020-08-26 16:12
u-boot commandline接口移植
以下从命令的获取/解析/执行来做一个最小化的commandlineinterface,而且很容易移植到比如单片机,
zynq
裸机等等环境,只有两个文件command.c和command.h在文末会说明命令行接口对外的接口类型及所有的源码
qq_21353001
·
2020-08-26 07:11
zynq
python3
zynq
安装pip
下载pip-18.1.tar.gz运行pythonsetup.pyinstall
zynq
安装pip时提示:ValueError:ZIPdoesnotsupporttimestampsbefore1980
夜色盖
·
2020-08-24 18:29
工具
上一页
15
16
17
18
19
20
21
22
下一页
按字母分类:
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他