- zynq串口的例子vio_uart
vio_uartvio_uart是一个基于串口通信的内存映射接口模块,其功能类似于Vivado中的VIOIP。它用于实现主从设备之间的数据采集与控制命令交互。两类寄存器vio_uart提供了采集寄存器和一个控制寄存器o_acq_gram_x:模拟采集器寄存器(生成采样数据)i_ctrl_gram_x:模拟控制器寄存器(接收主控写入的控制命令)地址映射类型信号名地址范围描述采集寄存器o_acq_gr
- FPGA芯片厂商及关键的开发测试工具
Chip Design
xPUChipDesignfpga开发
以下是结合2025年技术动态整理的。一、FPGA芯片主要厂商及产品系列厂商芯片系列典型特点目标市场AMD/XilinxVersal,Kintex,Artix,Zynq高性能异构计算(AI引擎+FPGA+CPU)数据中心、5G、航空航天Intel(Altera)Stratix,Arria,Agilex,Cyclone高带宽内存集成(HBM),支持CXL协议网络加速、边缘计算LatticeCertus
- Xilinx Vivado开发环境快速导出hdf文件(bat批处理)
XilinxFPGA使用Vivado开发环境创建MicroBlaze软核或ZYNQPS侧SDK逻辑工程时,需要FPGA侧搭建的硬件平台文件,即hdf文件,常规方式是编译完成生成bit流文件后,通过File->Export->ExportHardware菜单来导出,在弹出的菜单再选择要导出的路径和文件名称等,这个过程比较繁琐,通过观察TCL终端窗口:update_compile_order-file
- 基于ZYNQ7000的AD9226采集卡实现(1、采集数据到PL)
目标AD9226为12位,65MHz采样率ADC。基于ZYNQ7010平台,PL端采集AD数据,通过内部AXI总线,将数据搬运到PS的DDR。可以将如上目标分解为3个小目标实现PL采集AD9226模块,采集后的数据为AXIS接口。实现PL侧DMA可搬运AXIS数据到PS的DDR,可配置地址,帧长度,帧数量等。实现PS侧DMA驱动本章节实现第一个小目标:硬件:主控板采集模块模块引脚功能:D0-D11
- ZYNQ MPSOC PL端DDR4读写--介绍(1)
LEEE@FPGA
FPGA高速接口开发fpga开发DDR4
1DDR4介绍DDR4SDRAM(Double-Data-RateFourthGenerationSynchronousDynamicRandomAccessMemory,简称为DDR4SDRAM),是一种高速动态随机存取存储器,它属于SDRAM家族的存储器产品,提供了相较于DDR3SDRAM更高的运行性能与更低的电压,并被广泛的应用于计算机的运行缓存。DDR4主要特点1)更高频率与带宽起步频率为
- ZYNQ无DMA的四路HP总线极限性能探索
芯作者
D1:ZYNQ设计fpga开发硬件工程智能硬件
深入挖掘AXIHP总线的直接传输潜力,突破传统DMA的性能瓶颈一、HP总线:ZYNQ系统的"高速公路"在XilinxZYNQ架构中,HP(HighPerformance)总线是连接PS(处理器系统)和PL(可编程逻辑)的关键通道。传统方案依赖DMA控制器进行数据传输,但当我们需要超低延迟或确定性响应时,无DMA的直接CPU控制成为更优选择。本文将揭示如何通过四路HP总线实现惊人的24GB/s理论带
- 复旦微ZYNQ SOC AXI_DMA高速数据传输实战指南
芯作者
D1:ZYNQ设计fpga开发
突破传统瓶颈:零拷贝+双缓冲实现2.4GB/s传输速率AXI_DMA在异构计算中的核心价值在复旦微ZYNQSOC系统中,AXI_DMA是连接PS(处理系统)和PL(可编程逻辑)的高速数据通道。本文通过创新性的零拷贝双缓冲架构,实现2.4GB/s的稳定传输速率,相比传统方案提升300%!我们将从硬件设计到软件优化,揭秘工业级DMA应用的完整开发流程。一、系统架构创新设计1.1传统DMA方案瓶颈分析方
- vxWorks7.0下基于zynq的boot启动程序
hongbozhu_1981
最近工作有点忙,好久没有更新内容,前段时间抽空做了vxWorks7.0下的基于zynq的boot程序,在此做个总结。vxworks7.0支持三种不同的boot程序:第一种uboot,第二种vxworks6.9.x以上的bootloader,第三种bootapp,关于uboot的创建方法在前面的博文中已经提到过,bootloader6.9的话,因为我不在使用6.9的版本,所以在此也就不做介绍,今天我
- 实时系统vxWorks-Zynq7020 axi gpio使用
不只会拍照的程序猿
实时vxWorks听说ZYNQ嵌入式物联网ZYNQvxworks实时操作系统
概述这篇文章将为大家展示如何编写vxWorks应用程序来操作axigpio。注意开发环境:vxWorks6.9.4,workbench3.3.5,开发板:TLZ7x-EasyEVM-A3。详细操作方法参见文章《实时系统vxWorks-Zynq7020移植vxWorks》和《
- VxWorks在Zynq平台上的移植详细流程
缪超争Lighthearted
VxWorks在Zynq平台上的移植详细流程【下载地址】VxWorks在Zynq平台上的移植详细流程本资源文档全面解析了将WindRiver的嵌入式操作系统VxWorks移植至XilinxZynq系列SoC平台的过程。Zynq平台以其独特的FPGA与ARMCortex-A处理单元结合的设计,广泛应用于工业控制、航空航天、通信设备等多个领域。本文档深入浅出,旨在帮助开发者理解和掌握如何在这一平台上成
- 深入实战:ZYNQ中AXI BRAM打通PS与PL数据交互的高速通道
芯作者
D1:ZYNQ设计fpga开发智能硬件硬件工程
在ZYNQ异构计算平台上,高效的数据交互是发挥PS(处理器系统)与PL(可编程逻辑)协同计算优势的关键。本文将深入探讨利用AXIBRAM控制器实现PS与PL间共享内存通信的方案,提供详实的代码、创新优化思路及性能分析,助你构建高速数据通道。一、为何选择AXIBRAM?在ZYNQ中,PS与PL交互的常用方式包括:AXIDMA:适合大数据流传输AXIGPIO:仅适合小数据量控制AXIBRAM:低延迟、
- 用Zynq实现脉冲多普勒雷达信号处理:架构、算法与实现详解
神经网络15044
算法仿真模型python信号处理架构算法
用Zynq实现脉冲多普勒雷达信号处理:架构、算法与实现详解脉冲多普勒(PD)雷达是现代雷达系统的核心技术之一,广泛应用于机载火控、气象监测、交通监控等领域。其核心优势在于能在强杂波背景下检测运动目标,并精确测量其径向速度。本文将深入探讨如何利用XilinxZynqSoC(FPGA+ARM)平台高效实现PD雷达的信号处理链,涵盖理论基础、系统架构设计、关键算法实现及优化策略。一、脉冲多普勒雷达基础原
- ZYNQ学习记录FPGA(五)高频信号中的亚稳态问题
DQI-king
ZYNQ学习记录数据库
一、亚稳态概述:1.1触发器在讲解亚稳态前,先介绍一下亚稳态的源头——触发器。1.1.1基本概念在数字电路里,触发器(Flip-Flop)是一种存储元件,常用于同步电路中存储二进制数据。它是由逻辑门(如与门、或门、非门)构成的时序电路,能够根据时钟信号的变化来存储和改变其输出状态。触发器分为D触发器(DataFlip-Flop)、T触发器(ToggleFlip-Flop)、JK触发器和SR触发器(
- 使用ZYNQ芯片和LVGL框架实现用户高刷新UI设计系列教程(第十七讲)
尤老师FPGA
Lvglui
这一期讲解的控件是表格,表格是由包含文本的行、列和单元格构建的。表格对象非常轻量级,因为仅存储文本。没有创建真实的对象,但它们只是即时绘制的。在lvgl中的默认格式如下图所示:在GUI_Guider中可以改变表格的行列的元素个数以及表格主体的背景、边框和阴影。具体代码如下图所示://Writecodesscreen_1_table_1//创建一个名为screen_1_table_1的表格并将其添加
- ZYNQ笔记(二十):Clocking Wizard 动态配置
W以至千里
ZYNQ笔记fpga开发
版本:Vivado2020.2(Vitis)任务:ZYNQPS端通过AXI4Lite接口配置ClockingWizardIP核输出时钟频率目录一、介绍二、寄存器定义三、配置四、PS端代码一、介绍Xilinx的ClockWizardIP核用于在FPGA中生成和管理时钟信号。它支持动态重配置(DynamicReconfiguration),允许在运行时通过AXI4-Lite接口或DRP接口(这两个接口
- 【FPGA】IO电平标准
步达硬件
ZYNQ嵌入式硬件fpga开发嵌入式硬件单片机
【FPGA】IO电平标准1LVCMOS(低压CMOS)1.1TTL、CMOS、LVTTL、LVCMOS逻辑电平定义1.2ZYNQ-7000PS、PLIOLevel示例2LVTTL(低压TTL)3HSTL(高速TTL)4SSTL(高速)5LVDS(高速)参考资料FPGA支持多种IO电平标准,这些标准包括但不限于TTL,CMOS,LVTTL,LVCMOS,ECL,PECL,LVPECL,RS232
- 深入剖析ZYNQ Linux动态PL配置:xdevcfg驱动创新实践指南
芯作者
D1:ZYNQ设计fpga开发
一、ZYNQ动态重配置技术解析1.1可编程逻辑的革命性价值XilinxZYNQ系列SoC的划时代设计将ARM处理系统(PS)与FPGA可编程逻辑(PL)深度融合,创造出独特的异构计算架构。传统FPGA开发模式中,比特流烧写需要停机操作,而动态重配置技术彻底打破了这一限制,使得:工业设备可在线切换通信协议(Modbus/Profinet/EtherCAT)机器视觉系统动态加载不同图像处理流水线5G基
- XILINX ZYNQ700系列 FPGA简介、开发环境、应用领域、学习要点
GJZGRB
fpga开发学习嵌入式硬件硬件工程ZYNQ7000
XILINXZYNQ-7000系列是赛灵思(Xilinx)推出的可扩展处理平台(SoCFPGA),将ARMCortex-A9双核处理器(属于“处理系统”,PS)与可编程逻辑(PL,即传统FPGA部分)集成在单芯片中,兼顾通用计算、实时控制与硬件加速能力。其核心优势是“软硬件协同设计”,广泛应用于对性能、功耗和灵活性要求较高的嵌入式领域。一、ZYNQ-7000系列简介1.架构特点双核心架构:PS(P
- ZYNQ7020学习历程
m0_61275923
学习fpga开发
一、介绍Zynq的全称是Zynq-7000AllProgrammableSoC,是它由一个双核ARMCortex-A9处理器和一个传统的现场可编程门阵列(FPGA)逻辑部件组成的。作为片上系统(SystemonChip,SOC),仅使用单个硅芯片即可实现整个系统的功能。Zynq是由两个主要部分组成的:一个是由双核ARMCortex-A9为核心构成的处理系统(PS,ProcessingSystem)
- 智能硬件之舞:Zynq EMIO控制PL LED的魔法解析与创意实践
芯作者
D1:ZYNQ设计fpga开发
当硬件工程师跳起光之芭蕾在智慧城市物联网设备研发现场,一组奇特的故障现象引发了工程师们的激烈讨论:某新型智能路灯在调试时出现诡异的光斑移动现象,常规GPIO控制方案始终无法复现问题。直到团队将示波器探头伸向Zynq芯片的EMIO引脚,才揭开了这场"光之魔术"背后的秘密——原来这是EMIO与PL协同工作时特有的信号交叠现象。本文将带您进入Zynq硬件控制的魔法世界,以"光之雕刻师"的视角,揭秘EMI
- ZYNQ sdk lwip配置UDP组播收发数据
芯作者
D1:ZYNQ设计fpga开发
一、颠覆认知:组播vs单播vs广播通信方式目标设备网络负载典型应用场景单播1对1O(n)SSH远程登录广播1对全网O(1)ARP地址解析组播1对N组O(1)视频会议/物联网群控创新价值:在智能工厂中,ZYNQ通过组播同时控制100台AGV小车,比传统单播方案降低92%网络流量!二、环境搭建:硬件连接与工程创建硬件配置(以ZedBoard为例)
- FMQL10S /20S核心板 —— 国产化嵌入式开发新选择
Future_Comtech
fpga开发
近年来,随着国产可编程器件的发展,越来越多的项目开始关注基于国产FPGASoC的方案。我们在推动国产化替代的过程中,需要一款低功耗、高集成度、可灵活部署在不同嵌入式系统中的核心计算模块。FMQL10S芯片作为一款国产可编程SoC,兼容XilinxZynqXC7Z010架构,集成了ARMCortex-A9处理器与FPGA逻辑资源,具备一定的生态兼容性和可扩展性,适合作为嵌入式计算核心使用。硬件结构简
- zynq7020 shm共享内存和OCM
yayaer2
嵌入式通信嵌入式硬件Znyq
在XilinxZynq-7020SoC(结合ARM处理器和FPGA)中,共享内存(SHM)和片上内存(OCM)是两种不同的内存资源,它们在物理位置、访问速度、用途和设计目标上存在显著差异。以下是它们的核心区别:1.物理位置与架构特性OCM(On-ChipMemory)共享内存(SHM,SharedMemory)物理位置位于处理系统(PS,ProcessingSystem)内部通常位于DDR内存或F
- USB转JTAG、USB转I2C、USB转SPI、USB转RS121/RS422/RS485芯片调试笔记
vx:module1066
信号处理模块笔记
1.1测试环境1.1.1整体环境介绍测试环境说明板卡:pcie403板卡主控芯片:Xilinxxcvu13p-fhgb2104-2调试软件:Vivado2018.3代码环境:Vscodeutf-8测试工程:pcie403_user_top1.1.2硬件介绍UDPCIe-403使用VU13P+ZYNQ+FMC插槽架构,对外数据接口使用PCIe3.0x16和PCIe4.0x8进行数据通信或传输,支持千
- ZYNQ学习之路(四):DDR读写测试实验
梅菜扣肉鱼丸粗面
ZYNQ学习之路ZYNQAXIDDRPL与PS数据交换
目录一、AXI协议简介二、实验简介三、框图实现四、SDK部分编程一、AXI协议简介ZYNQ的架构是分为PL与PS的,因此两者之间免不了数据交互,之前我们介绍了通过BRAM进行交互,但BRAM进行交互存在速度慢、内存有限的缺点,对于ZYNQ7020来说,其BRAM只有4.9M,当数据量较大时,就没有办法使用了。而PS端的DDR3起码是512M,甚至有的达到了4G,可以满足大量数据进行交互。PL与PS
- XILINX ARM+FPGA Zynq-7010/20 Linux-RT案例开发手册
Tronlong创龙
工业级核心板嵌入式ARM软硬件原理图规格资料平台案例嵌入式硬件硬件工程fpga开发linuxarm
Linux-RT内核简介RT-Linux(Real-TimeLinux)亦称作实时Linux,是Linux中的一种硬实时操作系统,它最早由美国墨西哥理工学院的V.Yodaiken开发。产品资料提供的Linux-RT内核应用了开源的RTPREEMPT机制进行补丁。PREEMPT_RT补丁的关键是最小化不可抢占的内核代码量,同时最小化必须更改的代码量,以便提供这种附加的可抢占性。PREEMPT_RT补
- 基于RFSOC47DR FPGA的基带信号处理板(RFSOC_V30)
VX15600254840
fpga开发
1、简介RFSOC数模混合信号处理卡,采用XilinxZYNQUltraScale+RFSoC27DR或47DR,实现了8路ADC和8路DAC端口,并支持外部同源参考时钟。对外J30J上支持27路双向GPIO、2组RS422、1组RS485、2组Uart以及1个千兆网口,27DRADC最高采样率4.096GSPS和DAC最高采样率6.5536GSPS;47DR的ADC采样率最高可达5GSPS、DA
- 基于RFSOC27DR/47DR FPGA的光纤基带信号处理板(RFSOC_V20)
VX15600254840
fpga开发硬件工程
1、简介RFSOC数模混合信号处理卡,采用XilinxZYNQUltraScale+RFSoCZU27DR,实现了8路ADC和8路DAC端口,并支持外部同源参考时钟。对外J30J上支持27路双向GPIO、2组RS422、1组RS485、2组Uart以及1个千兆网口,ADC最高采样率4.096GSPS和DAC最高采样率6.5536GSPS;升级为47DR后,ADC采样率最高可达5GSPS以上,分辨率
- 基于 ZU49DR FPGA 的无线电射频数据采样转换开发平台核心板
FPGA_ADDA
fpga开发无线电射频XCZU49DRGPS+北斗
无线电射频数据采样转换开发板及配套开发平台的核心板,该SOM核心板是一个最小系统,包括AMD公司的ZynqUltraScale+RFSOC第3代系列XCZU49DR-2FFVF1760IFPGA、时钟、电源、内存以及Flash。与其配套的底板是标准的全高全长Gen4.0x8的PCIE卡,由底板引出了DP显示、USB3.0、USB2.0、RJ45、QSFP28、SMA、串口、存储接口、SATA3、M
- 什么是ZYNQ?它和FPGA有什么区别?这篇文章帮你快速了解ZYNQ!
FPGA工程狮-阿水
fpga开发硬件架构系统架构fpga
什么是ZYNQ?它和FPGA有什么区别?这篇文章帮你快速了解ZYNQ什么是ZYNQ呢?ZYNQ是XILINX(现属于AMD)旗下一款创新的全可编程系统级芯片(SoC),它独特地结合了多核处理器系统(PS)与现场可编程门阵列(FPGA)逻辑(PL),为复杂应用提供了硬件可定制性与软件灵活性的双重优势。平常所说的PL端就是指的FPGA端,然后PS端,其实就可以理解为ARM端。ZYNQ的主要产品系列ZY
- apache 安装linux windows
墙头上一根草
apacheinuxwindows
linux安装Apache 有两种方式一种是手动安装通过二进制的文件进行安装,另外一种就是通过yum 安装,此中安装方式,需要物理机联网。以下分别介绍两种的安装方式
通过二进制文件安装Apache需要的软件有apr,apr-util,pcre
1,安装 apr 下载地址:htt
- fill_parent、wrap_content和match_parent的区别
Cb123456
match_parentfill_parent
fill_parent、wrap_content和match_parent的区别:
1)fill_parent
设置一个构件的布局为fill_parent将强制性地使构件扩展,以填充布局单元内尽可能多的空间。这跟Windows控件的dockstyle属性大体一致。设置一个顶部布局或控件为fill_parent将强制性让它布满整个屏幕。
2) wrap_conte
- 网页自适应设计
天子之骄
htmlcss响应式设计页面自适应
网页自适应设计
网页对浏览器窗口的自适应支持变得越来越重要了。自适应响应设计更是异常火爆。再加上移动端的崛起,更是如日中天。以前为了适应不同屏幕分布率和浏览器窗口的扩大和缩小,需要设计几套css样式,用js脚本判断窗口大小,选择加载。结构臃肿,加载负担较大。现笔者经过一定时间的学习,有所心得,故分享于此,加强交流,共同进步。同时希望对大家有所
- [sql server] 分组取最大最小常用sql
一炮送你回车库
SQL Server
--分组取最大最小常用sql--测试环境if OBJECT_ID('tb') is not null drop table tb;gocreate table tb( col1 int, col2 int, Fcount int)insert into tbselect 11,20,1 union allselect 11,22,1 union allselect 1
- ImageIO写图片输出到硬盘
3213213333332132
javaimage
package awt;
import java.awt.Color;
import java.awt.Font;
import java.awt.Graphics;
import java.awt.image.BufferedImage;
import java.io.File;
import java.io.IOException;
import javax.imagei
- 自己的String动态数组
宝剑锋梅花香
java动态数组数组
数组还是好说,学过一两门编程语言的就知道,需要注意的是数组声明时需要把大小给它定下来,比如声明一个字符串类型的数组:String str[]=new String[10]; 但是问题就来了,每次都是大小确定的数组,我需要数组大小不固定随时变化怎么办呢? 动态数组就这样应运而生,龙哥给我们讲的是自己用代码写动态数组,并非用的ArrayList 看看字符
- pinyin4j工具类
darkranger
.net
pinyin4j工具类Java工具类 2010-04-24 00:47:00 阅读69 评论0 字号:大中小
引入pinyin4j-2.5.0.jar包:
pinyin4j是一个功能强悍的汉语拼音工具包,主要是从汉语获取各种格式和需求的拼音,功能强悍,下面看看如何使用pinyin4j。
本人以前用AscII编码提取工具,效果不理想,现在用pinyin4j简单实现了一个。功能还不是很完美,
- StarUML学习笔记----基本概念
aijuans
UML建模
介绍StarUML的基本概念,这些都是有效运用StarUML?所需要的。包括对模型、视图、图、项目、单元、方法、框架、模型块及其差异以及UML轮廓。
模型、视与图(Model, View and Diagram)
&
- Activiti最终总结
avords
Activiti id 工作流
1、流程定义ID:ProcessDefinitionId,当定义一个流程就会产生。
2、流程实例ID:ProcessInstanceId,当开始一个具体的流程时就会产生,也就是不同的流程实例ID可能有相同的流程定义ID。
3、TaskId,每一个userTask都会有一个Id这个是存在于流程实例上的。
4、TaskDefinitionKey和(ActivityImpl activityId
- 从省市区多重级联想到的,react和jquery的差别
bee1314
jqueryUIreact
在我们的前端项目里经常会用到级联的select,比如省市区这样。通常这种级联大多是动态的。比如先加载了省,点击省加载市,点击市加载区。然后数据通常ajax返回。如果没有数据则说明到了叶子节点。 针对这种场景,如果我们使用jquery来实现,要考虑很多的问题,数据部分,以及大量的dom操作。比如这个页面上显示了某个区,这时候我切换省,要把市重新初始化数据,然后区域的部分要从页面
- Eclipse快捷键大全
bijian1013
javaeclipse快捷键
Ctrl+1 快速修复(最经典的快捷键,就不用多说了)Ctrl+D: 删除当前行 Ctrl+Alt+↓ 复制当前行到下一行(复制增加)Ctrl+Alt+↑ 复制当前行到上一行(复制增加)Alt+↓ 当前行和下面一行交互位置(特别实用,可以省去先剪切,再粘贴了)Alt+↑ 当前行和上面一行交互位置(同上)Alt+← 前一个编辑的页面Alt+→ 下一个编辑的页面(当然是针对上面那条来说了)Alt+En
- js 笔记 函数
征客丶
JavaScript
一、函数的使用
1.1、定义函数变量
var vName = funcation(params){
}
1.2、函数的调用
函数变量的调用: vName(params);
函数定义时自发调用:(function(params){})(params);
1.3、函数中变量赋值
var a = 'a';
var ff
- 【Scala四】分析Spark源代码总结的Scala语法二
bit1129
scala
1. Some操作
在下面的代码中,使用了Some操作:if (self.partitioner == Some(partitioner)),那么Some(partitioner)表示什么含义?首先partitioner是方法combineByKey传入的变量,
Some的文档说明:
/** Class `Some[A]` represents existin
- java 匿名内部类
BlueSkator
java匿名内部类
组合优先于继承
Java的匿名类,就是提供了一个快捷方便的手段,令继承关系可以方便地变成组合关系
继承只有一个时候才能用,当你要求子类的实例可以替代父类实例的位置时才可以用继承。
在Java中内部类主要分为成员内部类、局部内部类、匿名内部类、静态内部类。
内部类不是很好理解,但说白了其实也就是一个类中还包含着另外一个类如同一个人是由大脑、肢体、器官等身体结果组成,而内部类相
- 盗版win装在MAC有害发热,苹果的东西不值得买,win应该不用
ljy325
游戏applewindowsXPOS
Mac mini 型号: MC270CH-A RMB:5,688
Apple 对windows的产品支持不好,有以下问题:
1.装完了xp,发现机身很热虽然没有运行任何程序!貌似显卡跑游戏发热一样,按照那样的发热量,那部机子损耗很大,使用寿命受到严重的影响!
2.反观安装了Mac os的展示机,发热量很小,运行了1天温度也没有那么高
&nbs
- 读《研磨设计模式》-代码笔记-生成器模式-Builder
bylijinnan
java设计模式
声明: 本文只为方便我个人查阅和理解,详细的分析以及源代码请移步 原作者的博客http://chjavach.iteye.com/
/**
* 生成器模式的意图在于将一个复杂的构建与其表示相分离,使得同样的构建过程可以创建不同的表示(GoF)
* 个人理解:
* 构建一个复杂的对象,对于创建者(Builder)来说,一是要有数据来源(rawData),二是要返回构
- JIRA与SVN插件安装
chenyu19891124
SVNjira
JIRA安装好后提交代码并要显示在JIRA上,这得需要用SVN的插件才能看见开发人员提交的代码。
1.下载svn与jira插件安装包,解压后在安装包(atlassian-jira-subversion-plugin-0.10.1)
2.解压出来的包里下的lib文件夹下的jar拷贝到(C:\Program Files\Atlassian\JIRA 4.3.4\atlassian-jira\WEB
- 常用数学思想方法
comsci
工作
对于搞工程和技术的朋友来讲,在工作中常常遇到一些实际问题,而采用常规的思维方式无法很好的解决这些问题,那么这个时候我们就需要用数学语言和数学工具,而使用数学工具的前提却是用数学思想的方法来描述问题。。下面转帖几种常用的数学思想方法,仅供学习和参考
函数思想
把某一数学问题用函数表示出来,并且利用函数探究这个问题的一般规律。这是最基本、最常用的数学方法
- pl/sql集合类型
daizj
oracle集合typepl/sql
--集合类型
/*
单行单列的数据,使用标量变量
单行多列数据,使用记录
单列多行数据,使用集合(。。。)
*集合:类似于数组也就是。pl/sql集合类型包括索引表(pl/sql table)、嵌套表(Nested Table)、变长数组(VARRAY)等
*/
/*
--集合方法
&n
- [Ofbiz]ofbiz初用
dinguangx
电商ofbiz
从github下载最新的ofbiz(截止2015-7-13),从源码进行ofbiz的试用
1. 加载测试库
ofbiz内置derby,通过下面的命令初始化测试库
./ant load-demo (与load-seed有一些区别)
2. 启动内置tomcat
./ant start
或
./startofbiz.sh
或
java -jar ofbiz.jar
&
- 结构体中最后一个元素是长度为0的数组
dcj3sjt126com
cgcc
在Linux源代码中,有很多的结构体最后都定义了一个元素个数为0个的数组,如/usr/include/linux/if_pppox.h中有这样一个结构体: struct pppoe_tag { __u16 tag_type; __u16 tag_len; &n
- Linux cp 实现强行覆盖
dcj3sjt126com
linux
发现在Fedora 10 /ubutun 里面用cp -fr src dest,即使加了-f也是不能强行覆盖的,这时怎么回事的呢?一两个文件还好说,就输几个yes吧,但是要是n多文件怎么办,那还不输死人呢?下面提供三种解决办法。 方法一
我们输入alias命令,看看系统给cp起了一个什么别名。
[root@localhost ~]# aliasalias cp=’cp -i’a
- Memcached(一)、HelloWorld
frank1234
memcached
一、简介
高性能的架构离不开缓存,分布式缓存中的佼佼者当属memcached,它通过客户端将不同的key hash到不同的memcached服务器中,而获取的时候也到相同的服务器中获取,由于不需要做集群同步,也就省去了集群间同步的开销和延迟,所以它相对于ehcache等缓存来说能更好的支持分布式应用,具有更强的横向伸缩能力。
二、客户端
选择一个memcached客户端,我这里用的是memc
- Search in Rotated Sorted Array II
hcx2013
search
Follow up for "Search in Rotated Sorted Array":What if duplicates are allowed?
Would this affect the run-time complexity? How and why?
Write a function to determine if a given ta
- Spring4新特性——更好的Java泛型操作API
jinnianshilongnian
spring4generic type
Spring4新特性——泛型限定式依赖注入
Spring4新特性——核心容器的其他改进
Spring4新特性——Web开发的增强
Spring4新特性——集成Bean Validation 1.1(JSR-349)到SpringMVC
Spring4新特性——Groovy Bean定义DSL
Spring4新特性——更好的Java泛型操作API
Spring4新
- CentOS安装JDK
liuxingguome
centos
1、行卸载原来的:
[root@localhost opt]# rpm -qa | grep java
tzdata-java-2014g-1.el6.noarch
java-1.7.0-openjdk-1.7.0.65-2.5.1.2.el6_5.x86_64
java-1.6.0-openjdk-1.6.0.0-11.1.13.4.el6.x86_64
[root@localhost
- 二分搜索专题2-在有序二维数组中搜索一个元素
OpenMind
二维数组算法二分搜索
1,设二维数组p的每行每列都按照下标递增的顺序递增。
用数学语言描述如下:p满足
(1),对任意的x1,x2,y,如果x1<x2,则p(x1,y)<p(x2,y);
(2),对任意的x,y1,y2, 如果y1<y2,则p(x,y1)<p(x,y2);
2,问题:
给定满足1的数组p和一个整数k,求是否存在x0,y0使得p(x0,y0)=k?
3,算法分析:
(
- java 随机数 Math与Random
SaraWon
javaMathRandom
今天需要在程序中产生随机数,知道有两种方法可以使用,但是使用Math和Random的区别还不是特别清楚,看到一篇文章是关于的,觉得写的还挺不错的,原文地址是
http://www.oschina.net/question/157182_45274?sort=default&p=1#answers
产生1到10之间的随机数的两种实现方式:
//Math
Math.roun
- oracle创建表空间
tugn
oracle
create temporary tablespace TXSJ_TEMP
tempfile 'E:\Oracle\oradata\TXSJ_TEMP.dbf'
size 32m
autoextend on
next 32m maxsize 2048m
extent m
- 使用Java8实现自己的个性化搜索引擎
yangshangchuan
javasuperword搜索引擎java8全文检索
需要对249本软件著作实现句子级别全文检索,这些著作均为PDF文件,不使用现有的框架如lucene,自己实现的方法如下:
1、从PDF文件中提取文本,这里的重点是如何最大可能地还原文本。提取之后的文本,一个句子一行保存为文本文件。
2、将所有文本文件合并为一个单一的文本文件,这样,每一个句子就有一个唯一行号。
3、对每一行文本进行分词,建立倒排表,倒排表的格式为:词=包含该词的总行数N=行号