altera小实验

使用MegaCore-plug-in manager时对工程进行综合仿真，但是会弹出Error: Can't generate netlist output files because the fil...

Can'tgeneratenetlistoutputfilesbecausethefile""isanOpenCorePlustime-limitedfile查遍了QuartusII的help也没有找到答案，于是到了http://www.altera.com
alexstone2014·2020-08-09 19:33

async await阻塞

今天在使用async与await的时候，突然想到await阻塞的时候会不会影响到整个线程，所以做了个小实验代码：constdoSomeThing=async()=>{console.log('startdosomething
yohoj·2020-08-09 16:39

xfs,ext4,gfs 三个文件系统的比较

xfs,ext4,gfs三个文件系统的比较闲来无事，想到了几个文件系统的区别.最后还是决定做个小实验来看看结果吧。这个实在esxi的虚拟化的主机里面做的实验，可能数据不是很精准。
weixin_34347651·2020-08-09 14:40

FPGA下载电路设置 AS 和JATG

alteraFPGA芯片支持JTAG在线下载方式和AS下载方式。JTAG下载方式，程序之际烧写到FPGA芯片，JTAG下载完成后直接运行。AS下载方式，可以执行代码直接烧写到FPGA配置芯片。
weixin_33949359·2020-08-09 14:54

FPGA的JTAG口很脆弱？

上网百度了一下，结果发下了下面的结论，原文如下：根据ALTERA官方FAE（现场应用工程师）的
weixin_33895016·2020-08-09 14:42

小心FPGA的JTAG口(上电和下电顺序)

同志们，根据ALTERA官方FAE（现场应用工程师）的强烈建议，请注意不要随意带电插拔你的JTAG下载接口，否则会损坏FPGA芯片的JTAG口信号管脚。
viphzvip·2020-08-09 13:52

关于quartus ii直接调用modelsim仿真

直接进行rtl仿真会收到这样的报错信息connotlaunththemodelsim-alterasoftwarrebecauseyoudidnotspecifythepathtotheexecutablesofthemodelsim-alterasoftwarre
zhengdahaixiansheng·2020-08-09 04:07

【FPGA学习笔记】PLL IP核的使用

FPGA整个系统使用一个时钟或者通过编写代码的方式对时钟进行分频是可以完成的，但是对于稍微复杂一点的系统来说，系统中往往需要使用多个时钟和时钟相位的偏移，且通过编写代码输出的时钟无法实现时钟的倍频，因此学习AlteraPLLIP
米多奇米饼·2020-08-09 03:41

特权同学海量fpga入门进阶资料教程

或与电子海量FPGA学习资料腾讯链接：https://share.weiyun.com/56isT4A01_BJ-EPM240_Altera开发板资料共享腾讯链接：https://share.weiyun.com
Nuoson聪·2020-08-09 02:23

Apache安全优化之防盗链

下面我将利用一个小实验模拟盗链与防盗链，实验用到如下两张图片：提供网站服务的主机我做了DNS解析，是使用域名www.benet.com进行访问的客户机IP地址：192.168.100.30/24，盗链机
weixin_34208283·2020-08-09 00:21

FPGA - 认识FPGA

Altera（被Intel收购），开发平台Quartus下图是A
weixin_33713503·2020-08-09 00:03

FPGA各大厂商，不可不知

三大FPGA（Field－ProgrammableGateArray）厂商的收购关闭案：Altera（阿
weixin_30576827·2020-08-08 23:57

VHDL语言Process

FPGA编程,VHDL语言,芯片ALTERACycloneEP1C60240C8,UP3-1C6实验板,QuartusII.VHDL语言中一般定义一个Entity,Entity中定义引脚之类的与其他模块交互的接口
tonywjd·2020-08-08 22:31

FPGA未使用管脚配置（Quartus）

实验：使用FPGA开发板（ALTERA）进行LED灯实验目标：实现一个与门，两个按键任意一个按键按下，LED灯亮现象：开发板上未配置的LED微亮原因：发现其他未使用的管脚没有配置，默认配置为了弱上拉解决方案
itheta·2020-08-08 18:41

主流FPGA产品介绍与命名规则

主流FPGA产品介绍与命名规则Altera的主流FPGA分为两大类，一种侧重低成本应用，容量中等，性能可以满足一般的逻辑设计要求，如Cyclone，CycloneII；还有一种侧重于高性能应用，容量大，
lijun_nuist·2020-08-08 17:36

FPGA(VHDL)语音识别

在AlteraDE0上使用MATLAB和VHDL的简单语音识别系统。介绍该项目是一个试验，目的是在低端和教育性FPGA（如AlteraDE0）上开发简单的语音识别引擎。
国外课栈·2020-08-08 16:14

fifo 以及几个信号的理解

AlteraprovidesFIFOfunctionsthroughtheparameterizablesingle-clockFIFO(SCFIFO)anddual-clockFIFO(DCFIFO)
庆田·2020-08-08 16:07

matlab r2012a下载及更新摘要

该版本中新引进了HDLCoder，可以从MATLAB或Simulink生成HDL代码，用于FPGA或ASIC上的原型设计和实现；此外，也发布了HDLVerifier，用来取代EDASimulatorLink并增加AlteraFPGA
iteye_14608·2020-08-08 16:59

每天一点FPGA——入门篇（了解FPGA）

FPGA主芯片FPGA主芯片采用Altera公司CycloneIV系列低功耗低成本FPGA器件EP4CE10F17C8N，该器件拥有10K的逻辑单元，两个独立锁相环，180个用户IO管脚，423936bit
wzp年轻人·2020-08-08 14:44

一些深度学习调参心得

首先是augment，分两种情况，先做几个小实验，看看提出方法在加和不加dataAugmet的性能变化如何，然后选取比较好看的结果。比如我之前本
Baron·2020-08-08 11:32

matlab自带knnclssify小实验

话说matlab的模式识别工具箱非常强大，对于一般应用来说基本不用自己编程，这就给科研带来了极大的便利。之后估计会利用这个工具箱里的许多分类方法，比如KNN、BP、SVM等等；现在就利用knn来进行分类。Fortheobjectofsamplify,Ionlychoose3classeswhile2samplesforeachclass,thereare18featuresineverysampl
xiaolomg·2020-08-07 23:42

【FPGA学习笔记】SignalTap II软件的使用

一、SignalTapII软件简介SignalTapII是第二代系统级调试工具，它集成在Altera公司提供的FPGA开发工具QuartusII软件中，可以捕获和显示实时信号，是一款功能强大且极具实用性的
米多奇米饼·2020-08-07 22:36

PageRank算法在spark上的简单实现

在《Spark快速大数据分析》里有一段不明觉厉的Scala代码，只用了区区几行即实现了Google的PageRank算法，于是照猫画虎做了个小实验验证了一下。
wzy0623·2020-08-07 22:22

34.《FPGA自学笔记——设计与验证公开版》学习笔记

逻辑阵列和M9K存储器交替分布，这样，可以缩短数据的传输路径，以获得更加优异的时序性能Altera推荐的数据流向策
waiting不是违停·2020-08-07 21:18

Altera FPGA 开启引脚片上上拉电阻功能

本博文以矩阵键盘实验为例，介绍了如何开启FPGA管脚的片上上拉电阻。CycloneIVEFPGA的通用输入输出管脚都支持内部弱上拉电阻，但是时钟输入脚不支持。所以，当需要上拉电阻的信号（如本例中的矩阵键盘Row信号和IIC协议中的SDA、SCL信号）连接到了FPGA的通用输入输出管脚上，在一些要求不高的场合，就可以使用片上上拉电阻来为这些信号设置上拉了。分配引脚并设置row上拉电阻详细方式1.如下
weixin_34297300·2020-08-07 20:38

FPGA中差分信号的定义和使用（一）

在这篇文章里，我们基于ALTERA公司的CYCLONEIII系列的FPGA芯片，做一些讨论。一，差分信号输出我们先在设计中定义一
weixin_33843947·2020-08-07 20:13

verilog实现奇数倍分频

verilog实现奇数倍分频在学习FPGA的过程中，最简单最基本的实验应该就是分频器了，同时分频器也是FPGA设计中使用频率非常高的基本设计之一，尽管在芯片厂家提供的IDE中集成了锁相环IP，如altera
weixin_33816300·2020-08-07 20:38

FPGA约束设置

目前主流的FPGA厂家有Xilinx和Altera，不同厂家的FPGA使用的软件不一样，约束设置也不同，目前，altera的QuartusII软件已经能够支持Synposys的TCL语法格式的约束，其约束设置的命令与语法与
weixin_33794672·2020-08-07 20:33

FPGA简易计算器 + 工程源码

一、设计要求利用Altera公司的FPGA做为主控设计一款简易计算器。简易计算器可以计算简单的千位以内加减乘除计算，通过矩阵键盘输入数字及运算符，并将计算结果显示在数码管上。
Mr _ gong·2020-08-07 16:23

51单片机学习（四）用点阵LED显示I LOVE YOU！

点阵LED的电路图如下：Y1到Y8就不多说了，D24和D25控制一个8位串入、并出移位寄存器，也就是74HC164，这个东西的作用一开始我不明白，后来自己做了几个小实验之后就明白是怎么回事了。
lu188887·2020-08-07 15:54

关于Unity3D对象和脚本实例调用的顺序探究

关于Unity3D对象和脚本实例调用的顺序探究我们先来看一些有趣Unity实例顺序的小实验。有图有真相！！
liangZG_2011·2020-08-07 14:27

【引用】关于ALTERA提供的FIFO核使用原理

本文引用自Suinchang《关于ALTERA提供的FIFO核使用原理》ALTERA提供了LPM_FIFO参数宏模块，可以在代码中例化使用。
庆田·2020-08-07 14:50

常用IP核-FIFO

以intel-alteraquartus为例1.IP核例化呼出IP窗口：找到FIFOIP设置路径和文件名，然后点击ok建议所有ip放在项目目录下的某个固定位置，并为每个ip建个文件夹ip的*.v文件名应当能够表明
Shiguang.cc·2020-08-07 12:01

【 FPGA 】超声波测距小实验（四）：数码管显示测距结果

上篇博文：测了回响脉冲的宽度为多少个10us，这篇博文要算出距离，且用数码管显示距离的十进制结果。功能框图如下：、距离计算：还是先给出程序之后在简单解释吧。顶层模块：///////////////////////////////////////////////////////////////////////////////工程硬件平台：XilinxSpartan6FPGA/////////////
李锐博恩·2020-08-07 12:45

FPGA之初认识

无论Altera家还是Xlinix家的FPGA，叫法有
weixin_30739595·2020-08-07 10:56

一起玩玩单臂路由和静态路由以及默认路由的原理和小实验配置

单臂路由和静态路由以及默认路由的原理和小实验配置文章目录单臂路由和静态路由以及默认路由的原理和小实验配置1.1默认路由1.2静态路由1.3单臂路由实验拓扑2.1拓扑图2.2实验目的2.3实验思路前言：在了解单臂路由静态和默认路由之前
卖女孩的小伙柴as·2020-08-06 11:50

【Atcoder】AtCoder Beginner Contest 174总结

目录AAirConditionerBDistanceCRepseptDAlterAltarELogsFRangeSetQueryABCDEF√√●○●●（√：做出；●：尝试未做出；○：已补题）题目地址：
我是小小球·2020-08-05 20:54

PostgreSQL 常用命令

SQLcommandsABORTALTERTRIGGERCREATERULEDROPGROUPLISTENALTERAGGREGATEALTERTYPECREATESCHEMADROPINDEXLOADALTERCOLLATIONALTERUSERCREATESEQUENCEDROPLANGUAGELOCKALTERCONVERSIONALTERUSERMAPPINGCREATESERVERDRO
李留白·2020-08-05 18:16

imx6ull 字符设备驱动——点亮LED灯

并通过cdev_init函数建立cdev和file_operations之间的关联，cdev结构体和file_operations结构体非常重要，希望大家着重掌握，本小节我们将带领大家做一个激动人心的小实验
小鲲君·2020-08-05 14:19

华为--单臂路由+E-trunk多汇聚链路小实验

文章目录前言一：实验环境1.1：软件环境1.2：单臂路由原理1.3：华为与思科的单臂路由有区别吗？1.4：实验目的1.4：单臂路由实验拓扑图二：实验过程2.1：交换机设置2.2：路由器设置2.3：PC机设置三：实验结果验证3.1：PC1与PC2尝试互通3.2：总结前言单臂路由（router-on-a-stick）是指在路由器的一个接口上通过配置逻辑接口的方式，实现原来相互隔离的不同VLAN（虚拟局
深海有座未亡的城！·2020-08-05 04:17

Modelsim中添加针对VHDL仿真的altera库

1、在Modelsim安装路径下面建立altera文件夹用来存放编译的库文件,并在altera文件夹里建立src文件夹用来存放库的源文件。
ISimle·2020-08-05 03:49

IP分片的小实验

实验环境：GNS30.7.4+WireShark1.4.6实验拓扑及抓包下载：http://down.51cto.com/data/208832R1配置：R1#conftEnterconfigurationcommands,oneperline.EndwithCNTL/Z.R1(config)#ints0/0R1(config-if)#ipadd12.1.1.1255.255.255.0R1(co
weixin_34110749·2020-08-05 03:46

使用apache common-io 监控文件变化.md

3_11;importorg.apache.commons.io.filefilter.FileFilterUtils;importorg.apache.commons.io.monitor.FileAlterationListener
jieniyimiao·2020-08-05 02:28

DCDC纹波小实验

关于使用示波器测试纹波的注意事项使用示波器的AC耦合方式测量由于示波器的头套容易引人噪声，因此在测试前必需把探头的头套去掉因为电源的高频噪声很容易通过小电感就可以滤掉，因此更关心的是中低频的噪声。测试时将示波器的带宽限制调到尽可能的低（20MHz），避免从表笔引入噪声（我之前就吃过这方面的亏）DCDC后端接LDOAMS1117-5V的Datasheet上要求的最低压差（VIN-VOUT）为1.1V
xiahouzuoxin·2020-08-04 22:39

参观科技馆

当我和其他小朋友进入科技馆时，前面的小朋友哇的一声，惊讶的张大了嘴巴，那里面有很多老师精心做好的一些科学小实验，整整齐齐摆在一个个圆圆的桌子上，让我们一个一个的去体验，老师让我们去体验一下无底洞，无底洞的上面有一块玻璃
刘珂萌·2020-08-04 21:09

C语言中变量的存储类别——auto和static

auto即自动，用此关键字修饰变量为自动的，亦即当执行到定义该变量的代码时会产生一个新的变量，我们做个小实验：#include#include#includevoidtest(){autointa=0;
beyond_LH·2020-08-04 19:21

《python算法笔记》(一)为什么要学习算法

我们来做一个小实验，在python解释器下输入下面的代码：>>>count=10**5>>>nums=[]>>>foriinrange(count):...nums.append(i)...
mafanhe·2020-08-04 18:53

Altera新手教程

https://my.oschina.net/u/3445041/blog/10940011.设置系统仿真路径（ModelSim-SE)2.设置工程仿真3.编译如果出现Error(119013):CurrentlicensefiledoesnotsupporttheEP4CE6E22C8device此类错误就是没有破解好4.新建波形文件，此功能是内部调用modelsim进行的功能仿真（新手理解）适
Jessica_2017·2020-08-04 18:11

AtCoder Beginner Contest 174

目录AAirConditionerBDistanceCRepseptDAlterAltarELogsFRangeSetQueryABCDEF√√√√√√（√：做出；●：尝试未做出；○：已补题）题目地址：
dragonylee·2020-08-04 10:21

状态机设计——从简单的按键消抖开始

之前一直在做alteraFPGA的相关学习，对xilinx还不是很熟悉，借着这个契机，将比较基础常用的设计在VIVADO开发环境中过一遍，对我来说是个不错的选择
weixin_34202952·2020-08-04 05:21
上一页 30 31 32 33 34 35 36 37 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他