E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
altera小实验
MySQL权限操作
限制一个用户能够做什么事情，在MySQL中，可以设置全局权限，指定数据库权限，指定表权限，指定字段权限2、有哪些权限create创建数据库、表或索引权限DROP除数据库或表权限
ALTERA
LTER更改表
归去来兮_十二
·
2020-08-17 17:44
MySql小可爱
Ansible 自动化工具入门
批量运行命令等功能,ansible是基于模块工作的,本身没有批量部署的能力,真正具有批量部署的是ansible所运行的模块,ansible只是提供一种框架.Ansible配置Ansible简单管理下面的
小实验
weixin_30790841
·
2020-08-17 16:00
一个简单的makefile文件分析
前一段时间在一个
altera
开发板上面写了一个以太网卡驱动程序，想写一个上层的程序来测试一下，但是我以前没有学过网络编程呀，只是自学过一点网络编程。
若虚_似水年华
·
2020-08-17 15:49
Linux驱动相关
我自己的学习日志
用ModelSim仿真FIFO
若对FIFO的IP核不熟悉，可以参考官方文档：http://www.
altera
.com/literature/ug/ug
ruby97
·
2020-08-17 14:55
FPGA
ModelSim
module
system
input
测试
文档
访问Access 数据库 报 “IErrorInfo.GetDescription 因 E_FAIL(0x80004005) 而失败。”
-AADDALLAlphanumeric
ALTERA
NDANYAppli
quanelaine
·
2020-08-17 14:30
python实现公开密钥密码（内含：模重复平方算法（6）、Miller-Rabin素数测试（8）、广义欧几里得算法（10））
print("密文为：{}".format(pow(int(input("请输入明文M:")),int(input("请输入e:")),int(input("请输入n:")))))结果如下：下面通过十个
小实验
慢慢熟悉
Qian途
·
2020-08-17 14:34
密码学实验
conv_lstm实现
读起来有点不方便，所以写一个特别简单的首先要写两个类，一个conv_lstm_cell，一个conv_lstm要实现的功能，把一个3通道的3030的图像卷价成1通道3030的图像，lstm层数是5（其实是几在这个
小实验
里头关系不大
槌床便大怒_wsf
·
2020-08-17 14:13
OpenFlow协议 读书笔记
一、前言：接触了SDN网络有一段时间了，还有做几个
小实验
不断失败、不断产生问题的过程，让我对SDN有了自己的认识，对SDN架构有了理解，之前一直误认为SDN就是下一代互联网的解决技术，现在看来，这种理解大错特错
珂兮
·
2020-08-17 12:57
SDN学习笔记
登录用户缓存试验
登录页面login.jsp校验用户LoginServlet.java登录成功succ1.jsp只是
小实验
，所以没有连接数据库。首先，登录页面是一个简单的提交表单。
NeverSayDie_
·
2020-08-17 11:28
JavaWeb
继承类中构造方法执行过程与代码块执行
/*今天自己对类继承关系中的类的加载过程有点迷惑，就做了个
小实验
，在此做个小结构造方法执行过程*/classA{A(){System.out.println("A");}static{System.out.println
dreamwdy
·
2020-08-17 08:55
在继承条件下构造函数、代码块、静态代码块执行顺序
最近重新阅读了java中关于继承的章节，突发奇想父类子类代码中的构造函数，代码块和静态代码块是按照什么顺序执行的，于是就构造了一个
小实验
来验证下。
MrGoodGood_
·
2020-08-17 07:59
java
CentOS7.5安装redis
今天的
小实验
不知道还能不能做完，突然发现我还得装个redis，来吧，也不难。
阿南-anan
·
2020-08-17 07:57
linux系列
flutter for web实现将移动demo打包web的
小实验
文章直接的间隔越来越长了，一个多月过去了，总结一下进步甚小，只在javaspringboot的基础上写了获取个人信息和修改个人信息的接口，然后也就是flutter在web上的测试了。转载注明出处，CSDN第七篇其实这里并没有什么含金量，毕竟官方文档就已经有相关介绍，这里只是总结我的经验，防止大家走弯路。flutterforweb支持首先使用flutterupgrade命令将flutter更新最新版
阿拙茶茶
·
2020-08-17 04:35
Flutter
Linux下自定义TCP OPTIONS
Linux下自定义TCPOPTIONStags:有趣
小实验
Linux源码Linux下自定义TCPOPTIONS序言正文动机实现效果存在问题实现介绍与使用方法引用序言本文通过修改、编译Linux内核实现自定义的
樱花树樱花开
·
2020-08-17 02:48
有趣小实验
Linux内核
VAE逻辑整理及VAE在异常检测中的
小实验
（附代码）
VAE逻辑整理及VAE在异常检测中的
小实验
（附代码）Variance和controlvariate两种常见的分类器相应代码Minst数据集的训练和重构KDD99数据 本文主要讲解一下整个VAE变分推理在实践当中的逻辑
填2
·
2020-08-17 02:14
论文阅读
python心理学实验程序（psychopy）
python心理学实验程序使用psychopy做了个
小实验
。任务主要包括：选词任务；呈现图片和字母，对字母进行判断；选数任务。选词任务：10个词语呈现顺序随机，选择其中3个。
qinglinc
·
2020-08-17 01:42
心理学实验程序
Cortex M3上基于AHB-Lite总线挂载GPIO核
基于AHB-Lite总线挂载GPIO核（
Altera
DE1SOC）这篇文章希望给正在阅读的你，提供一下思路，毕竟我这有些东西还写得不全。
或许改变
·
2020-08-16 22:51
SOC
英特尔正在推出ARM FPGA，重复！英特尔正在推出ARM FPGA
英特尔公司在完成对
Altera
的收购之后，正逐步将微处理器打造成为现场可编程门阵列（简称FPGA）。英特尔正在推出ARMFPGA，重复！
weixin_34054931
·
2020-08-16 21:31
QuartusII命令行操作--如何建立可移植的工程
使用
Altera
公司PLD器件的朋友对QuartusII的GUI界面操作已经很熟悉了，对于这个集成开发环境的强大功能也有了体会。
realduke2000
·
2020-08-16 20:18
Altera
FIFO IP核时序说明
ALTERA
在LPM（libraryofparameterizedmudules）库中提供了参数可配置的单时钟FIFO（SCFIFO）和双时钟FIFO（DCFIFO）。
lcyapi
·
2020-08-16 19:09
FPGA
Altera
新手教程
1.设置系统仿真路径（ModelSim-SE)2.设置工程仿真3.编译如果出现Error(119013):CurrentlicensefiledoesnotsupporttheEP4CE6E22C8device此类错误就是没有破解好4.新建波形文件，此功能是内部调用modelsim进行的功能仿真（新手理解）适合于简单的程序仿真，快捷方便，当然modelsim也可以做同样的事情，但对于初学者来说，a
技术氛围
·
2020-08-16 19:41
FPGA
Arduino 8x8点阵怦然心动
使用8x8点阵做的一个小
小实验
，这次没有用到驱动模块，直接用ArdunioIO口控制，差不多用完所有IO口了，才能控制64个LED灯参考了网络上很多例子，改了一下代码，尝试用FOR语句进行遍历赋值资料①
ling3ye
·
2020-08-16 17:58
Arduino
系列实验
文件监听器JAVA
importjava.util.concurrent.TimeUnit;importorg.apache.commons.io.filefilter.FileFilterUtils;importorg.apache.commons.io.monitor.File
Altera
tionListener
pete_emperor
·
2020-08-16 13:00
java
C#连接mysql数据库
缘故也就是项目中要用用，所以提前做了个
小实验
准备安装msyql安装visualstudio2010安装mysql-connector-net-6.9.6，官网有下载过程建立一个C#的命令行模式项目引用所需文件
silent狼
·
2020-08-16 10:45
大二狗开通博客的第一天
目前只有一个小小的实验可以放上来~就是下面这个啦做了一个关于String的
小实验
实验目的：了解Stringa="wenqiao";和Stringa=newString("wenqiao");的区别。
哗啦啦的温小乔
·
2020-08-16 09:13
java
大二狗第二次写博客
为了搞清楚Stringa="wenqiao";和Stringa=newString("wenqiao");的区别做了
小实验
实验猜想：第一种方法字符串存储在常量池中，且常量池中只会有一个"wenqiao"
weixin_34183910
·
2020-08-16 09:27
Altera
FPGA使用通用SPIFlash
Altera
器件有EPCS系列配置器件，其实，这些配置器件就是我们平时通用的SPIFlash，据
Altera
FAE描述：“EPCS器件也是选用某家公司的SPIFlash，只是中间经过
Altera
公司的严格测试
平平谈谈才是真
·
2020-08-16 04:57
FPGA/SOPC
modelsim仿真fifo和rom时候，输出出现高阻
出现问题：仿真fifo和rom时候，输出出现高阻问题原因：
altera
的自带模型需要支持库文件。
zd_2010
·
2020-08-16 04:40
技术文摘
代码设计
硬件设计
Altera
DE2-115开发平台使用指南（新手）
Altera
下载控制芯片-EPCS64以及USB-Blaster对Jtag和as模式的支持。
yxswhy
·
2020-08-16 04:30
VerilogHDL
基于FPGA的SSRAM读写速度测试实验
概述本人第一次接触FPGA的设计与开发，在老师的指导下完成EP3C25Q240的实验，耗时大概3个月，两个月从零开始做实验板，一个月调试板子上的SSRAM，虽然参考了
altera
的EP3C25F324开发板原理图
威风的趣味
·
2020-08-16 04:12
硬件
基于FPGA和Arduino的小游戏设计
总体电路图…6二、功能仿真及分析…7三、功能测试及分析…8四、结论…154.1系统特点及存在的问题…154.2学习体会…15五、附件（代码）…16摘要关键词：FPGA，时钟分频，异步时序本设计基于FPGA（
ALTERA
cyloneIIEP4CE6F17C8N
WillChan_
·
2020-08-16 03:21
Altera
Qsys使用心得
Altera
公司在QuartusII11.0之后推出了Qsys集成开发工具从开始流程上看，与之前的SOPCbuilder没有太大的区别，但是在实际开发中有很多的不同点，Qsys取代SOPCbuilder
weixin_34233679
·
2020-08-16 03:41
FPGA设计——DDR2 (
Altera
)
DDR2IP系统框图2.IP参数设置1)时钟设置PLLreferenceclockfreqency是参考输入时钟，一般由外部晶振或外部PLL输出提供Memoryclockfreqency是DDR时钟，一般CYCLONEIV最快只能支持200M，根据不同的型号和BANK而不同Controllerdatarate有Full和Half模式，选择Half模式后，Localinterfacewidth会增加
njit_peiyuan
·
2020-08-16 03:59
FPGA配置启动详解系列（一）——配置文件详解
Altera
FPGA包含多种下载格式文件，其中
weixin_30696427
·
2020-08-16 02:29
ALTERA
FIFO 读写verilog代码
ALTERA
FIFO读写verilog代码FIFO，在FPGA中是一种非常基本，使用非常广泛的模块。
Luchang-Li
·
2020-08-16 02:32
FPGA
Kali Linux下口令字典破解WAP2加密
小实验
仅仅是一个新手的
小实验
，不具有实际意义，记录下流程。用口令字典是暴力破解，字典越大越好，上不封顶，实验测试我只用了一个常用很小的弱口令字典。
since_1904
·
2020-08-16 01:09
information
security
异步fifo设计总结
文章目录背景问题解决
altera
fifoxilinxfifo总结探讨背景问题解决
altera
fifo通过对异步FIFO在读写时钟同频不同相、读时钟快于写时钟、读时钟慢于写时钟的程序仿真，我发现要想不让FIFO
qq_41776667
·
2020-08-16 01:21
存储器
FPGA学习
altera
系列 第二十篇 呼吸灯设计
今天给大侠带来“FPGA学习系列
altera
"系列，持续更新。此学习心得是本人之前所写，所用设计软件为QuartusII13.1，现QuartusII新版本已更新到19+，以下仅供初学者学习参考。
FPGA技术江湖
·
2020-08-16 00:50
FPGA学习系列
Error (176310): Can't place multiple pins assigned to pin location Pin_F16 (IOPAD_X41_Y19_N14)关于nCEO
编译的过程中出现如下错误Info(176311):Pinvga_rgb[6]isassignedtopinlocationPin_F16(IOPAD_X41_Y19_N14)Info(176311):Pin
ALTERA
_nCEOisassignedtopinlocationPin_F16
anranruomeng
·
2020-08-16 00:19
FPGA
编程
制作原理图库之高级教程
一、如果厂家给出了引脚名(如：
Altera
的FPGA是以pdf，txt，excel等格式给出来)，那就不用多说了。
队长-Leader
·
2020-08-15 23:35
硬件设计
使用ModelSim进行时序仿真
这里我们以EDA工具为
ALTERA
的QuartusII9.0为例，使用VerilogDHL，讲解如何使用QuartusII9.0生成ModelSim6.2b时序仿真所需的.vo及.sdo文件
jackinzhou
·
2020-08-15 23:04
ModelSim
Altera
DDR2 IP核学习总结1-----------SRAM，DRAM
SRAM，DRAM，SDRAM和DDR2这些芯片详解网上铺天盖地的各种资料都有，这里只是根据个人习惯做一下总结，方便记忆。详细资料可以参考https://wenku.baidu.com/view/36eb2521af45b307e8719786.html?sxts=1560173120906SRAM基本存储单元结构SRAM中的每一bit存储在由四个场效应管（M1-M4）构成的两个交叉耦合的反相器中
dixingzh2014
·
2020-08-15 22:30
在Linux搭建一个DHCP+DNS服务器，并模拟访问web服务器
这篇博客主要介绍一下下图的一个
小实验
。
bizou7130
·
2020-08-15 22:52
Matlab把图片数据/波形数据生成.mif文件
在
Altera
系列的FPGA中.mif文件可以设计一个ROM。这个ROM里可以存放数据波形，产品ID，甚至还可以是简单的灰度图像库。但不建议ROM的深度超过10000，这样会影响ROM的性能。
不会焊电路
·
2020-08-15 22:42
Matlab
FPGA
ROM
二值图
Altera
时序约束
突然想到，会不会是综合后的时序有问题呢（建立保持时间不够），我在网上找了很多关于
ALTERA
时序约束的文
Moon_3181961725
·
2020-08-15 21:11
FPGA设计经验总结
【至简设计案例系列】基于FPGA的密码锁设计（
altera
版）
本文为明德扬原创及录用文章，转载请注明出处！作者：秦红锴一、项目背景概述随着生活质量的不断提高，加强家庭防盗安全变得非常重要，但传统机械锁的构造过于简单，很容易被打开，从而降低了安全性。数字密码锁因为它的保密性很高，安全系数也非常高，再加上其不需要携带避免了丢失的可能，省去了因钥匙丢失而需要换锁的麻烦，受到了越来越多的人的欢迎。随看人们对高科技产品也越来越推崇，在当今社会科技的高度集中和创新，人们
MDYFPGA
·
2020-08-15 21:32
FPGA
fpga
密码锁
学习
altera
FPGA调用FIFO ip核出现的问题
最近在学习FPGA，在准备毕业设计的摄像头的使用的时候，由于没有FIFO，要调用IP核，但是在写程序时，出现的一些问题。按照官方的文档，在采用异步时钟FIFO时，在写入端，当写入请求（Wr_req）为高，且写入数据到来时候，我原来以为会下个时钟把数据存进去，但是从仿真结果来看，是立刻就送进去的，如下图是写入的时候，写入的是1：在读取端口：由于存在延时，所以我个人认为应该设立一个寄存器，将前一次的数
寂寞的老向
·
2020-08-15 21:59
FPGA
modelsim
fpga
基于FPGA的VHDL语言呼吸灯设计
1.系统概述本设计在
Altera
CycloneIIEP2C35平台上，利用锁相环、计数器等数字电路，产生占空比可随时间自动变化的PWM波形，从而控制LED灯的亮度变化，实现以2s为周期的LED灯的呼吸显示效果
AAUfoa
·
2020-08-15 21:20
FPGA
FPGA——fifo 以及几个信号的理解
Altera
providesFIFOfunctionsthroughtheparameterizablesingle-clockFIFO(SCFIFO)anddual-clockFIFO(DCFIFO)
cherry1307
·
2020-08-15 20:22
FPGA
verilog
查询最近oracle更改的数据 VERSIONS BETWEEN TIMESTAMP MINVALUE AND MAXVALUE
今天开发人员问我如何快速并方便的查出一张表最近被更改的记录，这个需求很简单，由于是查最近被更改的数据，查回滚段就可以，下面是我做的
小实验
。
xiaolenglala
·
2020-08-15 20:57
VERSIONS
BETWEEN
TIMESTAMP
MINVALUE
AND
MAXVALUE
sql
数据
上一页
28
29
30
31
32
33
34
35
下一页
按字母分类：
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他