axi时序图

已有Java/Android源码项目，如何快速理解代码结构

正向工程：在编写详细设计的时候,通常都会画一些类图、时序图、流程图等等UML设计,然后通过uml类图生成代码,这个属于正向工程生成代码。
O白马非马O·2020-08-17 21:28

echarts gauge仪表盘设置

restore:{show:true},saveAsImage:{show:true}}},series:[{name:'业务指标',type:'gauge',splitNumber:10,//分割段数，默认为5axi
遇见csm·2020-08-17 21:41

spring5.1.x源码解析之三(new ApplicationContext())

文章目录之后有时间整理时序图,类图.分别显示执行逻辑以及类的层次/*设置文件路径刷新上下文*/publicClassPathXmlApplicationContext(String[]configLocations
Nuan_Feng·2020-08-17 20:48

AXI用户指南——学习笔记（1）

什么是AXI？AXI是ARMAMBA的一部分。AMBA（AdvancedMicrocontrollerBusArchitecture）片上总线协议与1996年第一次提出。
有点小意思·2020-08-17 16:16

（九十三） Android O 连接WiFi AP流程梳理续——保存网络

之前梳理的时序图1.流程梳理-保存网络现在重新梳理了下流程发现漏了些细节，完善一下。
i加加·2020-08-17 15:31

软件工程知识汇总

文章目录软件生命周期模型软件危机需求分析数据流图实体联系图（E-R图）数据字典流程图盒图判定树判定表白盒测试黑盒测试类图用例图时序图状态图软件维护项目管理参考资料软件生命周期模型软件生命周期模型是描述软件开发过程中各种活动如何执行的模型
sabot_v·2020-08-17 14:28

关于时序图的上升沿下降沿读取数据的问题

写操作必须先将数据准备在数据总线上，等待数据稳定之后，MCU产生一个边沿信号，写入数据到器件。从图中可以看出，在起始状态，数据总线上准备数据，稳定后遇到上升沿MCU将数据写入到器件。写完之后，数据总线上出现第二位数据A0，等待其稳定之后，MCU产生一个上升沿将A0写入器件。OK，总结完毕，可以简单理解为“写稳（数据稳）读变（时钟变化）”。MCU在数据总线上的数据稳定之后，检测边沿信号写数据到器件；
qq_27161549·2020-08-17 13:44

分析一下到底是上升沿还是下降沿读写数据--jinn3很好的总结

原文地址：：：http://blog.chinaunix.net/uid-20788517-id-3045170.html在看芯片pdf文档的时候总是容易被迷糊，总结一下，通过看时序图了解到底是上升沿还是下降沿读写数据
jinn·2020-08-17 12:52

STM32+ULN2003驱动步进电机

选用的步进电机的型号为28BYJ-48（或MP28GA，5V，转速比1/64），驱动电路选用uln2003芯片的驱动板，其控制时序图如下：四相八拍：A->AB->B->BC->C->CD->D->DA其
fandelxin·2020-08-17 12:14

Android开源中国客户端学习 截屏模块

window上覆盖一个ScreenShotView2.用户选定了截屏区域并双击后,ScreenShotView就会把当前activity的Decview画到一个canvas上,并进行裁剪图片和保存具体实现过程:时序图如下
chihan8186·2020-08-17 12:54

使用c++调用windows打印api进行打印的示例代码

前言在近期开发的收银台项目中，需要使用打印机进行小票打印，打印流程的时序图如下所示：在客户的使用过程中，遇到一个问题，如果机器安装了打印机驱动，那么调用厂商提供的sdk进行打印的话，会导致出现小票只打印一半的情况
·2020-08-17 09:26

SpringMVC源码解析

首先上时序图，帮助理解整个解析过程和执行过程准备Spring版本：5.0.8解析过程配置过程解析HttpServletBean继承HttpServlet，在servlet启动时会执行其init方法//HttpServletBeanpublicfinalvoidinit
寒武没有纪·2020-08-17 08:05

PlantUML转换器

PlantUML转换器可以在markdown中使用PlantUML绘制流程图、时序图、用例图、类图等等。注意：换行后每行前需要预留四个空格，而不是tab。
青耕寐鱼·2020-08-17 08:22

SpringMVC的执行流程源码分析?

-SpringMVC执行流程时序图,此乃不传之秘。-SpringMVC执行流程源码分析/源码追踪,呕心沥血之作。
Jason姜森·2020-08-17 07:32

知识梳理系列之八——Activity的启动过程

知识梳理系列之八——Activity的启动过程总结流程总结时序图总结在应用内，某ActivityA通过调用startActivity(Intent)方法启动ActivityB的过程：流程总结调用startActivityForResult
shenyu4android·2020-08-17 06:17

AXI协议中的模棱两可的含义的解释

Cachable和Bufferable一个Master发出一个读写的request，中间要经过很多Buffer，最后才能送到memory。这些Buffer的添加是为了outstanding，timing，performance等。Buffer有两种类型：一种FIFO结构，仅仅就是保存发送Request给下一级或者返回Response给上一级。还有一种Buffer,在接受了上一级的Request之后
南方铁匠·2020-08-17 05:21

TensorFlow图优化(一)-CSE(公共子表达式消除)

一、图优化的执行时序图优化的入口是第一次创建Session后，执行SessRun时会创建executor，即调用CreateExecutors()。这个接口中有两个分支进行图优化，其中一个分
anker_wang·2020-08-17 05:43

PHP开发APP微信支付接口

我这里为大家准备了一张交互时序图，以便大家随时查看：APP支付时序图商户系统和微信支付系统主要交互说明：用户在商户APP中选择商品，提交订单，选择微信支付。
期望之中·2020-08-17 01:14

管道( Pipeline )模型--示例

类图时序图阀门接口/***阀门接口*@authoradministrator**/publicinterfaceValve{publicStringgetName();publicvoidinvoke(
gqltt·2020-08-17 00:00

米联客 ZYNQ/SOC 精品教程 S02-CH24 利用AXI VDMA 实现MT9V034摄像头采集

软件版本：VIVADO2017.4操作系统：WIN1064bit硬件平台：适用米联客ZYNQ系列开发板米联客(MSXBO)论坛：www.osrc.cn答疑解惑专栏开通，欢迎大家给我提问！！24.1概述MT9V034是美国Aptina公司推出的一款宽动态、低照度、具有全局快门的一款相机，常用于机器视觉领域的开发。本节课程将为大家讲解如何在ZYNQ平台下面驱动MT9V034，讲解了使用IIC对摄像头的
chifu9462·2020-08-17 00:54

米联客 ZYNQ/SOC 精品教程 S02-CH18 自定义IP频率计实验

18.1概述本课节设计一个带AXI4-Lite总线的IP，来完成频率计的实验。
chifu9462·2020-08-17 00:23

pynq笔记

PS/PLInterfacesZynq在ps和pl之间有9个axi接口。
果乐果香·2020-08-16 21:16

AXI4-lite总线读写Verilog可综合设计——可用于JESD204核配置

目录AXI4系列总线简介AXI4-lite总线通道信号时序要求读写的时序图写时序的可综合程序读时序的可综合程序JESD的AXI配置调试心得AXI4系列总线简介AdvancedeXtensibleInterface
king阿金·2020-08-16 20:02

真正弄清——SPI中的极性CPOL和相位CPHA 的时序图

【SPI基础知识简介】设备与设备之间通过某种硬件接口通讯，目前存在很多种接口，SPI接口是其中的一种。SPI中分Master主设备和Slave从设备，数据发送都是由Master控制。一个master可以接一个或多个slave。常见用法是一个Master接一个slave，只需要4根线：SCLK：SerialClock，（串行）时钟MISO：MasterInSlaveOut，主设备输入，从设备输出MO
panda@Code·2020-08-16 19:55

自己DIY一个智能家居模型框架--DHT11驱动

使用起来也是非常的简单，手册里有非常详细的时序图（还是中文的）。
Hatter_Long·2020-08-16 19:42

002 I2C Verilog实现源码解析

源码地址：http://www.opencores.org/projects/i2c/时序图在线绘制工具：https://wavedrom.com/绘图工具：https://app.diagrams.net
SilentLittleCat·2020-08-16 18:54

muduo网络库学习笔记(三)TimerQueue定时器队列

Linux中的时间函数timerfd简单使用介绍timerfd示例muduo中对timerfd的封装TimerQueue的结构.TimerTimer的容器.TimerQueue私有接口介绍.更新定时器时序图
weixin_30648963·2020-08-16 15:10

Muduo分析及总结（一）定时器（TimerQueue、TimerId、Timer）

二、时序图三、定时器的使用TimeQueue被封装在EventLoop中，定时器的使用要通过EventLoop/在时间戳为time的时间执行，0.0表示一次性不重复TimerIdEventLoop::runAt
奔跑的哇牛·2020-08-16 11:59

基于FPGA的SPI接口讲解——flash M25P128为例（2）

flashM25P128页写入M25P128PP操作的注意点时序图设计flash_write模块的书写flash_write测试模块的代码其他模块的代码实验结果结束语M25P128PP操作的注意点我们本次实验的内容是
朽月·2020-08-16 04:22

基于FPGA的SPI接口讲解——flash M25P128为例（1）

flashM25P128扇区擦出M25P128芯片结构介绍M25P128技术手册信息时序图的设计flashearse模块的代码设计flashearse模块的测试代码其余模块的代码实验结果结束语M25P128
朽月·2020-08-16 04:22

基于FPGA的千兆以太网的实现（1）

基于FPGA的以太网图片接收项目简述UDP协议讲解V3学院的上位机传送图像数据的数据流项目的实验框图跨时钟域处理时序图Image_ctrl时序图工程代码测试模块的代码测试结果总结项目简述本次实验我们将完成千兆以太网接收模块的设计
朽月·2020-08-16 04:22

图解Glide流程

主要想通过时序图分享一下Glide的调用流程以及其中比较关键的生命周期管理和数据处理流程。
nextSecond.·2020-08-16 04:00

Verilog中阻塞与非阻塞赋值——学习笔记1

**阻塞赋值与非阻塞赋值的比较（RTL，时序图分析）**1、阻塞赋值（“=”）指在进程语句（initial和always）中，当前的赋值语句会阻断其后语句的正常执行，后面的语句必须等到当前的赋值语句执行完毕才能执行
Eagle_gqs·2020-08-16 03:59

MDIO时序图分析

这是我个人做的学习笔记，方便以后自己回顾，主要介绍时序图的分析，如有不对的地方请指教。MDIO是为MII总线接口定义的，MII用于连接MAC和PHY。其中FPGA内部设计MAC为主，片外PHY为从。
Eagle_gqs·2020-08-16 03:59

Vivado-hls使用实例

在HLS端，要将进行硬件加速的软件算法转换为RTL级电路，生成便于嵌入式使用的axi控制端口，进行数据的传输和模块的控制。【HLS介绍】HLS可以将算法直接映射为RTL电路，实现了高层次综合。
数字积木·2020-08-16 03:14

Zing AXI总线Chipscope参考设计

主要包括，UART测试、采用PL端逻辑设计PS外设、AXI总线Chipscope调试、定时器中断设计、按键及点灯的设计。一、建立工程：1、打开PlanAhead开始设计。2、点击
公孙璃·2020-08-16 02:02

AXI 总线基本概念1 - 如何理解outstanding传输

在AXI4的总线规范中提到AXI4的总线特性之一：Supportforissuingmultipleoutstandingaddresses.从字面理解，outstanding表示正在进行中的，未完成的意思
tbzj_2000·2020-08-16 01:34

SDRAM控制器

上电初始化时序图中，tRP、tRC、这些时间参数可以从手册中找到，这里的系统时钟采用50Mhz。
shunfa888·2020-08-16 01:50

Vivado-hls使用实例－详细教程

在HLS端，要将进行硬件加速的软件算法转换为RTL级电路，生成便于嵌入式使用的axi控制端口，进行数据的传输和模块的控制。
暖暖的时间回忆·2020-08-16 00:45

通过FPGA axi_quad_spi IP核操作flash的顺序

initialize40:0000_000A复位1C:8000_0000使能全局中断28:0000_0004打开发送寄存器(SPIDTR)空中断WriteEnableCommandSequencestep1：60:000001E6主机传输禁止复位RX、TXFIFO相位CPHA=0极性CPOL=0配置主机模式使能SPIsystem60:00000186取消复位RX、TXFIFOstep2：68:{2
benson1013·2020-08-16 00:03

微信开放平台————拼接获取扫码地址（1）

时序图：简单说明：1.appid和appsecret：资源所有者向
qq_29235677·2020-08-16 00:12

evpp网络库代码分析（二）

上图是盗用自《Linux多线程服务端编程,使用muduoC++网络库》一书6.6.2章节（以及下面的时序图也是盗用该书的图）。
mkelehk·2020-08-15 23:59

FMC/FSMC总线应用于PSRAM接口（异步、复用、不突发，无WAIT）

目录1简介1.1框图1.2接口定义1.3读写时序图、时序配置参数1.4PSRAM控制器异步工作模式分类1.5PSRAM寄存器配置1.5.1控制寄存器BCR1.5.2片选时序寄存器BTR1.5.3写入时序寄存器
Bryan_NJ·2020-08-15 23:36

AXI总线之DDR控制器的实现

设计过程：这是一个典型的PL端的DDR控制器实现，采用M-AXI总线，因为瞬间数据率可能在1Gbps左右，因此数据位宽设计成（64/32）位，突发传输长
kemi450·2020-08-15 23:37

matplotlib 绘制多个子图和混淆矩阵热点图绘制

代码：绘制多个子图主要返回值ax.flat找了好久不知道什么意思，先记在这里吧fig,ax=plt.subplots(4,6)fori,axiinenumerate(ax.flat):axi.imshow
敬先生·2020-08-15 23:00

[AMBA]AHB AXI Interview Questions

AHBInterviewQuestionsHowAHBispipelinedarchitecture?Whatisthesizeofthemaxdatathatcanbetransferredinasingletransfer?Explainthe1kboundaryconceptinAHB?Okay,responseisasinglecycle?buterror/split/retryistwo
gsithxy·2020-08-15 23:08

Python模拟登录淘宝

一、淘宝登录流程为了便于大家理解，画了一个非标准的淘宝登录请求时序图淘宝ua参数：ua(User-Agent)故名用户代理，淘宝的ua参
嗨学编程·2020-08-15 22:57

SDRAM芯片初始化、行有效、列读写时序

5755d4b70100b3o0.html上文我们已经了解了SDRAM所用到的基本信号线路，下面就看看它们在SDRAM芯片内部是怎么“布置”的，并从这里开始深入了解内存的基本操作与过程，在这一节中我们将接触到有天书之称的时序图
duanlove·2020-08-15 22:39

SDRAM读写操作仿真与分析

1.行有效时序图初始化完成后，要想对一个L-Bank中的阵列进行寻址，首先就要确定行（Row），使之处于活动状态（Active），然后再确定列。
baitui8267·2020-08-15 22:07

FPGA FIFO

一个最简单的FIFO如下图：左图包括数据输入data[7:0]，输出q[7:0]，写请求wrreq，读请求rdreq，时钟clock，FIFO满标志位full，有的还有FIFO空标志位empty，其时序图如下
stm32f4·2020-08-15 22:13
上一页 41 42 43 44 45 46 47 48 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他