E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
axi时序图
建造者模式(Builder)
构建过程分为:客户-指导-生成器Client-Director-Builder：类图：
时序图
：具体实现：#import#import//最终被建造产品classIHouse{public:virtual
aimsgmiss
·
2020-08-23 09:58
设计模式
Dubbo源码解析之服务的导出
下边是Dubbo提供的一张服务导出的
时序图
，从图中我们可以大概的了解到Dub
kwxyzk
·
2020-08-23 09:05
#
基础学习
RPC
Dubbo
使用SystemVerilog简化FPGA中的接口
FPGA工程师们应该都会吐槽Verilog的语法，相当的不友好，尤其是对于有很多接口的模块，像
AXI
4/
AXI
-Lite这种常用的总线接口，动不动就好几十根线，写起来是相当费劲。
猫叔Rex
·
2020-08-23 08:10
FPGA
Android MediaExtractor setDataSource
0.setDataSource
时序图
1.MediaExtractor(java)file:frameworks/base/media/java/android/mediaf/MediaExtractor.java
微岩
·
2020-08-23 08:09
Android
Android
FFmpeg多媒体
DDR3控制器MIG调试总结
1.在调试K7FPGADDR3传输视频时，DDR3用的
AXI
接口操作，会出现DDR3内部数据错乱和收不到FDMA的last信号，经分析时因为板子设计缺陷，DDR3频率过高（ClockPeriod：800M
技术先生
·
2020-08-23 07:45
FPGA
DDR3
PCIE
MIG
【FPGA学习笔记】串口发送与接收模块设计
（草稿，未完成）一、串口通信基础1、RS232通信接口标准2、UART关键参数及
时序图
3、二、RS232通信电路设计1、三、VerilogHDL实现2、
Markov.然
·
2020-08-23 07:37
嵌入式硬件
PCIE原理-002：PCIE地址是如何映射的
本文以xinlinxFPGAPCIE为例，选择集成
AXI
的PCIE结构为例，说明
AXI
接口读写地址是如何映射成PCIE读写地址的。2、集成
AXI
的PCIE结构下图所示为集成
AXI
的PCIE结构图。
IC小鸽
·
2020-08-23 05:23
PCIE
建立时间-保持时间
建立时间与保持时间在查看器件收据手册时我们都会看到关于这两个时间ts和th，且在很多
时序图
中会标注这两个时间。ts：tsetup，意思表示建立时间；th：thold，意思表示保持时间。
VirtuousLiu
·
2020-08-23 05:43
硬件类
FPGA时序分析的几个重要参数（Tpd Tsu Thold Tco）
综合
时序图
：Tpd：propagationdelay.I/Opininputtonon-registeredoutputdelay.ThetimerequiredforasignalonanyI/Opininputtopropagatethroughthecombinatoriallogicinamacrocellandappearatanexternaldeviceoutputpin
JohnHe1994
·
2020-08-23 05:37
FPGA
stm32 -IIC（读写EEPROM）
总的来说，就是IIC是通过SDA数据线和SCL时钟线来进行数据传输的接下来就结合
时序图
更方便理
四夕、
·
2020-08-23 04:58
stm32f103
FPGA协议的写法
读懂
时序图
是关键。s
妈妈说名字一定要长
·
2020-08-23 04:28
S3C6410系统时钟
系统时钟控制逻辑，在S3C6410中生成所需的系统时钟信号，用于CPU的ARMCLK,用于
AXI
/AHB总线外设的HCLK和APB总线外设的PCLK。在S3C6410中有三个PLL。
sxlwzl
·
2020-08-23 02:09
arm
OK6410系统时钟初始化详解
6410含有
AXI
、AHB、APB总线，通过不同的总线控制不同的外设，
AXI
、AHB总线最高工作在133MHz，APB最高工作在66MHz
Zoro_97
·
2020-08-23 02:33
ok6410
【TI-AM5728】GPMC与FPGA高速数据通信-（1）设备树节点属性编写参考文档翻译
1.时序 时序参见手册： 《AM572xSitaraProcessorTechnicalReferenceManual(Rev.K).pdf》 Page3572读操作-
时序图
写操作-
时序图
heat.
·
2020-08-22 23:09
#
TI-AM5728
Zynq PS/PL详解之DMA（part8）
在我上一篇博客里，我们达成一个观点，就是使用DMA（直接内存访问）的好处很明显，我之前在“AdamTaylorMicroZed系列之21”也提到使用
AXI
接口的DMA的好处。
爱不到要偷
·
2020-08-22 23:38
ZYNQ基础----通过
AXI
4接口从内存中读出数据
AXI
接口读时序 在前面的博客中，介绍了
AXI
接口的基础的一些概念。但是并没有具体实现的例子，今天就通过一个
AXI
4接口的读时序，来完成从内存中读出数据的这么一个操作。
black_pigeon
·
2020-08-22 22:31
ZYNQ
verilog
fpga
ZYNQ
AXI
总线介绍
choose123/article/details/80055113https://blog.csdn.net/lkiller_hust/article/details/513448191、协议简介zynq内部有三种
AXI
gdboyi
·
2020-08-22 22:11
FPGA
FPGA实验一
为了达到四位二进制输入的目的，将两片74138芯片进行级联，并添加IN_D引脚，具体原理图如下：最终产生的波形图如下：实验二：十二进制计数器74161芯片的真值表与
时序图
如上图所示。
daijingxin
·
2020-08-22 21:46
FPGA
Android6.0 Telephony流程分析——数据连接Enable过程
数据连接有两个操作，打开或者关闭，本文分析的数据连接打开的过程，先附上
时序图
，此图只是打开数据连接开关的主要过程，仅供参考。
东哥笔迹
·
2020-08-22 21:15
Android
Telephony分析
ICONIX建模笔记
ICONIX过程：1)先画UI,然后通过UI找到域模型，再通过域模型画出用例图和用例文本；2)需求评审；3)通过健壮性分析来核对域模型对与否，找到核心类和辅助对象；4)评审；5)画出
时序图
；6)编码。
a157775541
·
2020-08-22 21:54
Modeling
Language
PL和Memory总线
AXI
、DDR、OCM理论带宽
Table22-2andTable22-3provideabasicintroductionofrelativeperformancecapabilitiesbetweenvariousprogrammableinterfaces,DMA,andmemorycontrollers.Thebandwidtharecalculatedastheinterfacewidthmultipliedbyaty
cajeptw
·
2020-08-22 20:35
Bandwidth
R+W
BW
面试常考之SPI时序学习
一、SPI总线协议及SPI
时序图
详解：SPI，是英语SerialPeripheralInterface的缩写，顾名思义就是串行外围设备接口。
eqwewr
·
2020-08-22 20:37
驱动笔试
前端面试每日 3+1 —— 第451天
[软技能]你能看懂
时序图
吗？有画过
时序图
吗？《论语》，曾子曰：“吾日三省吾身”（我每天多次反省自己）。前端面试每日3+1题，以面试题来驱动学习，每天进步一点！让努力成为一种习惯，让奋斗
浪子神剑
·
2020-08-22 16:00
404
字体
字体跨浏览器显示
javascript
前端
markdown的流程图、
时序图
、甘特图画法
推荐使用mermaid，支持流程图、
时序图
、甘特图的绘制UML流程图语法参考：https://github.com/adrai/flowchart.js```flowst=>start:Start|past
vv源vv
·
2020-08-22 15:36
造了一个 Redis 分布锁的轮子，没想到还学到这么多东西！！！
这次我们举得实际一点，还是上篇文章account表，假设id=1，balance=1000，不过这次我们扣款1000，两个事务的
时序图
如下:这次使用两个命
楼下小黑哥
·
2020-08-22 15:39
java
redis
分布式锁
后端
AsyncTask原理解析
第一次写博客，写的不好请大家见谅，话说做Android开发，AsyncTask大家应该都不陌生，今天在这里给大家理一理AsyncTask的原理，先来个
时序图
CountService中调用了task.execute
SleepHeader
·
2020-08-22 15:18
Android
我用VsCode画类图、流程图、
时序图
、状态图不要太爽！
软件设计中，有好几种图需要画，比如流程图、类图、组件图等，我知道大部分人画流程图一般都会用微软的viso绘制，我之前也是这个习惯。文章每周持续更新，各位的「三连」是对我最大的肯定。可以微信搜索公众号「后端技术学堂」第一时间阅读（一般比博客早更新一到两篇）viso画图有个不好的地方是需要时刻去调整线条和边框已达到简洁美观，今天我给大家介绍一款程序员画图神器PlantUML，一款你用了就爱上的画图软件
柠檬橙
·
2020-08-22 14:53
编辑器
visio
vue axios封装之取消请求
这时候我们就需要配置axios请求的CancelToken来取消还没有响应完的接口，直接根据最新输入查询接口，匹配最新的结果引入axios定义需要的变量//引入
axi
张旭超
·
2020-08-22 14:44
vue.js
axios
折线 曲线图的实现，图表
自己做的一个折线图项目的源码http://www.oschina.net/code/snippet_2702417_56390其中的一些主要代码的注解（1）AxisaxisX=newAxis(axisValues);//X轴，
axi
pszh
·
2020-08-22 14:35
android
开发
资金流入流出预测01.数据探索与分析
1、每日总购买量与赎回量的
时序图
可以发现，2014年4月之后较其之前的时间
时序图
比较平稳，没有较大的波动。
是huahua呀
·
2020-08-22 12:00
笔记
架构的“一小步”，业务的一大步
甚至如状态图、用例图、
时序图
、活动图等UML建模，GOF设计模式等。本文不会讨论这些架构概念，而是从闲鱼详情页这个业务场景
阿里云云栖号
·
2020-08-22 11:17
架构
业务
zedboard第二课（BlockDesign,SDK，BOOT.BIN）
如果使用了
AXI
总线，那么必须在AddressEditor中，对每个Endpoint进行地址关联。右键选择AssignAddress即可。
Huskar_Liu
·
2020-08-22 11:08
vivado
(二)Power On Sequence & BIOS Entry
DeskTopplatform来说明(Notebookplatform的power-onsequence牵涉到EC,可参考讨论区中"poweronsequence"文章);还有,所叙为roughflow(粗略流程),详细的
时序图
依据
weixin_33896726
·
2020-08-22 11:23
STC15单片机驱动WS2812
我们先来看
时序图
！
liurenfu2013
·
2020-08-22 10:59
ws2812
stc15单片机
ws2812
c语言
stc15单片机
QDR SRAM接口FPGA 详细Verilog代码
首先看接口的
时序图
时序图
，表明了2字突发QDRI
kuangxin_0
·
2020-08-22 10:02
FPGA
P9813驱动RGB灯珠
3驱动
时序图
及工作参数①前32位“0”为起始帧，在Cin上升沿时打入，并且时序DI
CsData
·
2020-08-22 10:03
硬件知识
PHP日常开发小结
功能设计功能尽量模块化；类的设计尽量单一，函数功能单一；需要uml图（类图、
时序图
、组件图）、文档沉淀；编写风格遵循PSR-1基础编码规范https://laravel-china.org遵循PSR-2
Birjemin
·
2020-08-22 10:09
开发经验
开发流程
php
SOC设计及Verilog学习笔记一
主要模块集成在die中，要含ip/存储器等内存Onenand(较优，可外部纠错)/nandwatchdogtimer:对CPU时钟进行校正音频接口：IISDVFS:控制电压调频AMBA:APB/AHB/
AXI
迷失的二向箔
·
2020-08-22 10:42
数字IC设计
常用的
时序图
软件收集
写软件，有时候不可避免要话
时序图
，手工画，那就考研你的美术功底了，怎么画都行的，网络上都有一些小工具是可以帮助我们画
时序图
的1、AndyTiming，免费的，这个有一个知乎的博文可以参考https://
liming0931
·
2020-08-22 10:54
工具
xilinx IDDR原语
时序图
图1显示了使用OPPOSITE_EDGE模式的输入DDR的
时序图
。SAME_EDGEMode在SAME_EDGE模式下，数据在同一
u011600372
·
2020-08-22 09:26
xilinx
我的iOS高效编程秘诀—坚持编程习惯
其实轻文档指的是不需要按照标准的软件工程知识来编写需求分析，架构设计，模块设计，流程图
时序图
等文档，而是采用比较自由的方式，把你
sunljz
·
2020-08-22 09:38
canal 启动介绍（2）
1）canal启动介绍（2）canal数据消费介绍（3）canal高可用介绍（4）canal源码解析(2)—位点的实现概述本篇主要是为了讲清楚canal是如何启动的，从文章内容结构来说主要分为流程图、
时序图
晴天哥_374
·
2020-08-22 01:57
RationRose UML建模工具
1.目标：看懂用例图、类图、
时序图
等。2.软件开发模型：1、瀑布模型。需求不会变化时，使用。2、增量和迭代模型。3、原型开发（国内流行）。3.模型特点：简化、多视角、通用符号。
桑樊
·
2020-08-22 01:42
android
基于STM32F103的TTP229B两线串行通讯测试
无奈查阅资料，按照
时序图
模拟时序，花了一上午时间完成16键触摸键盘的测试工作（两线串行通讯）。veryhappy!1、触摸按键模块：2、原理图：3、16键串行配置，手册重点说明。
YANGSAI123
·
2020-08-22 01:19
模块调试
DownloadProvider 源码详细分析
源码下载地址DownloadProvider详细分析DownloadProvider开始下载的是由DownloadManager的enqueue方法启动的，启动一个新的下载任务的
时序图
心灵捕手yi
·
2020-08-21 23:49
Android
开源代码研究
Android
开源代码研究
Hystrix在项目中的使用(一)-注解方式
我们的调用模式基本如下:业务
时序图
因此，第三方资源的稳定性会直接影响我们的业务。除此之外，如果是第三方资源响应速度变慢，则会长时间占用我们的线程池，严重的情况下会产生雪崩效应。
千里浪打浪
·
2020-08-21 21:04
SpringMVC DispatcherServlet的逻辑处理
DispatcherServlet的逻辑处理
时序图
doDispatch解析根据request信息查找对应的HandlerHandlerExecutionChainUML类图getHandler根据Handler
形而下
·
2020-08-21 21:32
spring
springmvc
基于PYNQ的AD采集系统
基于PYNQ的AD采集系统系统概述AN706的控制SPI通讯
AXI
4-LITE总线打包IP核建立PYNQ工程编写SDK程序上板验证代码下载地址系统概述打算用PYNQ-Z2开发板做MMC变化器的控制，遇到的第一个问题就是做
逆变高压
·
2020-08-21 20:17
PYNQ
深入
AXI
4总线- [五]
AXI
4的兄弟协议
知乎用户ljgibbs授权转发本系列我想深入探寻
AXI
4总线。不过事情总是这样，不能我说想深入就深入。当前我对
AXI
总线的理解尚谈不上深入。但我希望通过一系列文章，让读者能和我一起深入探寻
AXI
4。
空白MAX
·
2020-08-21 20:16
深入
AXI
4总线-[三]传输事务结构
知乎用户ljgibbs授权转发本系列我想深入探寻
AXI
4总线。不过事情总是这样，不能我说想深入就深入。当前我对
AXI
总线的理解尚谈不上深入。但我希望通过一系列文章，让读者能和我一起深入探寻
AXI
4。
空白MAX
·
2020-08-21 20:16
上一页
38
39
40
41
42
43
44
45
下一页
按字母分类：
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他