verilog基础教程

Kafka 基础教程 — 可靠的数据传递

作者简介：大家好，我是码炫码哥，前中兴通讯、美团架构师，现任某互联网公司CTO，兼职码炫课堂主讲源码系列专题代表作：《jdk源码&多线程&高并发》，《深入tomcat源码解析》，《深入netty源码解析》，《深入dubbo源码解析》，《深入springboot源码解析》，《深入spring源码解析》，《深入redis源码解析》等联系qq：184480602，加我进群，大家一起学习，一起进步，一起对
码炫课堂-码哥·2025-02-26 10:33

DirectX12（D3D12）基础教程 二“纹理”

什么是纹理，简单理解叫贴图,比如现在一张1920X1080图片要显示在1920X1080的窗口上，那么图片像素与窗口一一对应简单的复制粘贴。如果图片大小与目标大小不一样时通过某种算法实现显示目标窗口上，这就叫纹理过滤。纹理坐标范围0到1，原点在左下角使用d3d12窗口显示一张图片，如果用gdi+现实简单多了，调用一个函数就可以解决。1.读取图片信息大小，像素深度BPP，d3d12所要的格式,数据。
指掀涛澜天下惊·2025-02-26 02:38

2024年DirectX12（D3D12）基础教程（十七）—(5)

UINTnMeshCnt=stMeshData.m_paiModel->mNumMeshes;if(0==nMeshCnt){ATLTRACE("文件(%s)中没有网格数据！\n",pszFileName);returnFALSE;}constaiMesh\*paiSubMesh=nullptr;constaiVector3DZero3D(0.0f,0.0f,0.0f);UINTnNumBones
2401_84165919·2025-02-26 02:04

6. 示例：用mailbox实现生产者-消费者模型

生产者-消费者模型2示例三：生产者-消费者模型3示例四：生产者-消费者模型41.完整代码示例2.仿真步骤3.关键代码解析4.波形与日志分析5.常见问题与解决6.扩展练习前言以下是一个完整的SystemVerilog
啄缘之间·2025-02-25 16:27

【Verilog--Procedures】

Verilog--Procedures1.4Procedures1.4.0CombVSClocked1.4.1always-if1.4.1.1Avoidlatches1.4.2case【博客首发于微信公众号
中古传奇·2025-02-25 10:45

Linux下VCS与Verdi联合仿真（Verilog与VHDL混仿）

1.介绍本篇简单介绍一下如何通过VCS与Verdi实现混合仿真，在学习过程中也遇到了很多头疼的问题，因此通过一些例子简要总结一下，当然，也希望对各位小伙伴有所帮助。很多公司ASIC设计所使用的还是更加专业的EDA软件，即Synopsys下的VCS、Verdi这种（Vivado大多针对于自家FPGA），VCS编译速度极快，仿真效率高，Verdi支持信号追溯、无缝增加信号波形等功能。2.使用环境：Li
超能力MAX·2025-02-25 08:29

FPGA基础知识----第三章 第2节 综合和仿真

第2节综合和仿真2.1综合Verilog是硬件描述语言，顾名思义，就是用代码的形式描述硬件的功能，最终在硬件电路上实现该功能。
原来如此呀·2025-02-24 02:26

（14）FPGA与GPU区别

入门与提升课程介绍3）FPGA简介4）FPGA与GPU区别5）技术交流6）参考资料2FPGA入门与提升课程介绍1）FPGA入门与提升文章目的是为了让想学FPGA的小伙伴快速入门以及能力提升；2）FPGA基础知识；3）VerilogHDL
宁静致远dream·2025-02-24 01:18

lattice hdl实现spi接口

展示了如何在Lattice工具链中使用HDL语言（例如Verilog）来配置SPI接口：lattice工程顶层：spi_slave_top.v`timescale1ns/1psmodulespi_slave_top
寒听雪落·2025-02-23 21:53

verilog基础知识

一，Verilog和VHDL区别全世界高层次数字系统设计领域中，应用Verilog和VHDL的比率是80％和20％；这两种语言都是用于数字电路系统设计的硬件描述语言，而且都已经是IEEE的标准。
寒听雪落·2025-02-22 19:32

AI绘画Stable Diffusion｜进阶篇图片复现AnimateDiff动画插件基础教程

大家好，我是设计师阿威当你成功安装了SD（StableDiffusion）后，是否也产生过这样的疑惑：为何我创作的图片与他人的作品在风格和质量上存在差异？看着别人创作的精致、引人入胜的图片，你是否也渴望缩小这种质感上的差距？实际上，在AI绘画的领域中，对于SD而言，其核心秘诀在于选取一个恰当的大模型和灵活运用专业的lora包。今天，我将为大家揭示如何使用lora包来创造出具有高度真实感和质感的金克
设计师阿威·2025-02-22 06:21

提升信息检索准确性和效率的搜索技巧

精确匹配用英文引号""搜索完整短语（例："量子力学基础教程"）。二、高级搜索指令（以Google为例）限定网站site:域名关键词（例：site:zhihu.
雅俗共赏100·2025-02-21 04:39

大学实验课设无忧 ------ 基于FPGA动态数码管数字时钟

该设计基于XilinxFPGA开发板，使用VerilogHDL编写代码，适合初学者学习和参考。
FPGA猫·2025-02-21 02:00

FPGA设计怎么学？薪资前景好吗？

数字前端设计必备技能1、熟悉数字电路设计2、熟悉Verilog或VHDL3、熟悉异步电路设计4、熟悉FIFO的设计5、熟悉UNIX系统及其工具的使用6、熟悉脚本语言Perl、Shell、Tcl等7、熟悉
博览鸿蒙·2025-02-20 20:47

Python编程基础教程：量化交易入门

1.背景介绍市场数据信息是每天都在更新，人们对市场变化的快速反应、精准把握、及时行动和判断将成为未来金融领域的一项重要任务。而传统的方式仍然是依赖于传统的报表分析和定期股票投资策略。如何用程序实现量化交易，并且实时跟踪和分析市场数据是本文将要讨论的重点。一般来说，以下五种程序语言被认为是最适合进行量化交易的语言：Python：是一个通用的高级编程语言，具有简单、易学习、可读性强等特点。其中有很多成
AI天才研究院·2025-02-19 19:09

STM32基础教程——按键控制LED

目录概要技术实现1.硬件接线图2.引脚定义3.代码实现实验要点问题总结概要1.实验名称:按键控制LED2.实验环境:STM32F103C8T6最小系统板3.实验内容：两个按键分别控制两个LED的亮灭4.作者；abai5.实验时间：2025-2-18技术实现1.硬件接线图2.引脚定义3.代码实现main.c#include"stm32f10x.h"//Deviceheader#include"Del
Czzzzlq·2025-02-18 23:15

ADS基础教程19 - 电磁仿真（EM）基本概念和实操

EM介绍一、引言二、基本概念1.EM介绍2.Momentum介绍3.FEM介绍4.Substrate介绍三、创建Layout并进行Momentum仿真1.创建Layout2.添加Microtrip（微带线）3.添加Substrate4.Momentum仿真四、总结一、引言本章节开始介绍EM的基本概念、内容以及实现具体步骤，并介绍如何在ADS中创建一个Layout，然后执行Momentum仿真过程。
RunningCamel·2025-02-17 12:35

ADS基础教程1 - 软件简介

1.ADS软件简介ADS是一款Kesight研制的先进设计系统软件，加速设计和仿真工作流程。该软件特点是为设计人员提供了针对特定设计流程预先配置好的软件组合。这些软件套件能够为设计师们提供多达三种不同的仿真技术——系统仿真、电路仿真和电磁（EM）仿真，帮助他们设计通信系统、GaAsMMIC、RFIC、射频系统封装（SiP）、射频电路板和信号完整性等产品。PathWaveADS软件套件包含W3600
RunningCamel·2025-02-17 12:34

[Verilog]带使能端的级联BCD码计数器 - 以时钟计数器为例

问题描述//模块声明moduletop_module(inputclk,inputreset,inputena,outputpm,output[7:0]hh,output[7:0]mm,output[7:0]ss);前置知识:BCD码:将十进制数的每一位(0~9)按序,用4位2进制数表示Decimal=[3:0]Binary(78)10=(0111,1000)BCDDecimal=[3:0]\Bi
Jason_Tye·2025-02-16 17:14

[Verilog]模块实例化驱动的理解

笔者在复习刷题HDLBits时,对模块实例化时,接口的驱动有了更深理解.问题描述实现100位的带涟漪进位(ripple-carry)的全加器处理过程这是一个纯组合逻辑电路,除了可能在CombinationalBlocksalways@(*)中进行的赋值外,无需reg,所以默认的wire类型不予显式.首先实现单位全加器full_addermodulefadd(inputa;inputb;inputc
Jason_Tye·2025-02-16 15:57

React框架基础教程

React框架基础教程目录简介React概述优势与应用场景环境准备Node.js安装创建React应用程序React基础JSX语法组件状态与属性事件处理组件生命周期挂载、更新、卸载错误边界状态管理useState
没有黑科技·2025-02-14 06:34

python 学习路线

学习顺序《python编程：从入门到实践》《Head-FirstPython》《“笨方法”学python3》《PythonCookbook》《Python机器学习基础教程》《FluentPython》《
Coding Happily·2025-02-13 11:05

- `always @(posedge opt_txclk)` 触发后，调用内部有 `@(posedge opt_txclk)`的task

Verilog的事件调度机制always@(posedgeopt_txclk)每当opt_txclk出现上升沿时，always块会被触发，进入执行状态。任务中的@(posedgeopt_txcl
零度随想·2025-02-13 08:41

均薪23W还缺人，FPGA工程师到底有多重要?

FPGA工程师的核心职责FPGA工程师主要负责FPGA的开发、调试和优化，具体包括：逻辑设计与实现：使用Verilog/VHDL等硬件描述语
博览鸿蒙·2025-02-10 20:22

Rust编程基础教程：模式匹配和解构

本文将会通过《Rust编程基础教程：模式匹配和解构》的形式，对Rust语言的语法、数据结构、表达式、控制流、函数式编程等方面进行系统化地学习。阅读完此文，读者应该能够熟练地编
AI天才研究院·2025-02-10 05:12

Verilog 实现 FPGA 复杂算法的案例

有许多利用Verilog实现FPGA复杂算法的案例。例如，有一个项目是在FPGA中用Verilog实现开方运算。
百态老人·2025-02-09 14:55

XY2-100协议解析

前言XY2-100及XY2-100-E协议被广泛地应用于激光振镜的控制中，本文将从激光振镜控制原理，接口引脚定义，协议时序，以及verilog代码实现实现这几个角度展开本文。
李逍遥lzx·2025-02-09 14:51

XY2-100的Verilog实现

xy2_100.vmodulexy2_100(inputclk,inputtx_init,//当产生上升沿时，开始发数据inputwire[15:0]x_pos,inputwire[15:0]y_pos,inputwire[15:0]z_pos,outputclk_2MHz_o,//输出2MHz时钟outputsync_o,outputx_ch_o,outputy_ch_o,outputz_ch_
csdn_gddf102384398·2025-02-09 13:15

按键精灵ios脚本代码基础教程：让脚本也能认字

探索按键精灵的多样自动化脚本选择，包括iOS越狱版和免越狱版，涵盖了iOS和安卓系统的各种脚本，正在适配最新的iOS15和iOS16系统版本。同时，鹰眼软件提供手机群控、微信群控、游戏群控、手机投屏、手机云控以及电脑远程控制手机功能，为您的操作体验增添更多的趣味与便利！这里就重点介绍下使用按键ios脚本抓抓工具如何来制作字库:第一步:连接上手机设备,打开手机助手抓抓,点击截屏,把要包含要找的字的画
ii_best·2025-02-09 02:19

【了不起的芯片底层】-verilog设计实例

序列检测器作用：从一串码流中检测出指定序列10010，监测到一个序列后就输出一个高电平。设计状态转换机制：初始是IDLE态，然后输入1后进入A状态，输出0；输入0依然保持IDLE，输出0；在A状态，输入0进入B状态，输出0；输入1进入F中间态，输出0；在B状态，输入0进入C状态，输出0；输入1进入G中间态，输出0；.....以此类推所有状态。一共8个状态，需要3位记录状态的寄存器，实现代码如下：/
huxixi_2·2025-02-08 11:00

Verilog 语法篇 硬件描述语言

Verilog是一种硬件描述语言，用于设计、模拟和综合数字电路和系统。它主要用于描述ASIC（专用集成电路）或FPGA（现场可编程门阵列）等硬件设备的结构和行为。
7yewh·2025-02-08 10:56

【Verilog中的function和task可综合用法】

Verilog中的function和task用法1概念1.1VS1.2function1.3task1.4示例【博客首发于微信公众号《漫谈芯片与编程》，欢迎专注一下，多谢大家】在Verilog中，function
中古传奇·2025-02-08 09:15

Go编程基础教程：Go国际化和本地化

作者：禅与计算机程序设计艺术1.背景介绍1.1什么是国际化(i18n)和本地化(l10n)？国际化（I18N）和本地化（L10N）是两个不同但相关的过程，可以让你的应用程序支持多语言环境。它们的目标都是为了提供翻译后的用户界面，同时确保所有文本都显示在正确的语言环境中。国际化是指开发者通过编写可适应不同语言、区域的应用，实现对目标群体的服务。例如，一个电商网站需要支持中文、英文、法语等多种语言版本
AI天才研究院·2025-02-08 06:50

Verilog基础（三）：过程

过程(Procedures)-Always块–组合逻辑(Alwaysblocks–Combinational)由于数字电路是由电线相连的逻辑门组成的，所以任何电路都可以表示为模块和赋值语句的某种组合.然而，有时这不是描述电路最方便的方法.两种alwaysblock是十分有用的：组合逻辑：always@(*)时序逻辑：always@(posedgeclk)always@(*)就相当于赋值语句–ass
TrustZone_·2025-02-06 17:52

验证工具：VCS简要教程

我们主要使用的工具将是VCS（Verilog编译器仿真器）和VirSim，后者是VCS的图形用户界面，用于调试和查看波形。
TrustZone_·2025-02-06 06:03

Rust编程基础教程：结构体和枚举类型

作者：禅与计算机程序设计艺术1.背景介绍一、什么是Rust语言？Rust是由MozillaResearch开发的一门新兴的现代通用编程语言，它的设计目标是提供高效、可靠和并发的软件。它已经成为MozillaFirefox、GoogleChrome、Dropbox等知名网站的后台语言，被越来越多的初创公司、小型公司和企业采用。它拥有独特的安全保证、极高的性能、实时性能保证以及活跃的社区支持。二、为什
AI天才研究院·2025-02-06 03:13

Vue.js开发基础教程

1.简介Vue.js诞生于2014年,由尤雨溪开发,是一套基于前后端分离模式、用于构建用户界面的渐进式框架,它只关注视图层的逻辑、采用自底向上、增量式开发的设计。优点:轻量级：Vue简单、直接，所以Vue使用起来更加友好。双向数据绑定：数据驱动视图，视图也可以驱动数据。组件化开发：vue.js提供了非常方便且高效的组件管理来进行加载公用的模块。指令：指令绑定在元素上时，指令会给绑定的元素添加一些特
阿宝Altai·2025-02-06 00:21

验证工具：VCS与Verdi介绍

VCSVCS，全称VerilogCompileSimulator，是Synopsys公司的一款Verilog仿真工具。
TrustZone_·2025-02-05 20:23

Verilog基础（五）：时序逻辑

时序逻辑(SequentialLogin)锁存器与触发器-D-触发器(Dflip-flops)D-触发器可以存储一个bit数据并根据时钟信号周期的更新数据，一般是由正边沿触发.D-触发器由逻辑合成器(Logicsynthesizer)在使用"Alwaysblock"时创建(参见AlwaysBlock2).D-触发器是"组合逻辑块之后连接触发器"的最简单形式，其中组合逻辑部分只是一个wire类型变量
TrustZone_·2025-02-05 20:19

编程AI深度实战：自己的AI，必会LangChain

博客编程AI深度实战：自己的AI，必会LangChain-CSDN博客编程AI深度实战：给vim装上AI-CSDN博客编程AI深度实战：火的编程AI，都在用语法树（AST）-CSDN博客编程AI深度实战：让verilog
relis·2025-02-05 18:09

（16）System Verilog联合体union详解

（16）SystemVerilog联合体union详解1.1目录1）目录2）FPGA简介3）SystemVerilog简介4）SystemVerilog联合体union详解5）结语1.2FPGA简介FPGA
宁静致远dream·2025-02-05 04:58

FPGA约束：如何生成时钟多路复用器及时钟约束？

本文将介绍如何使用VerilogHDL编写时钟多路复用器，并为其生成合适的时钟约束。时钟多路复用器的实现代码如下所示：moduleclk_mux#(paramet
编码实践·2025-02-05 02:39

SystemVerilog模块定义例化及接口

今天我们主要跟随《漫游》模块定义例化（7.2节）及接口（7.3节）模块定义及例化这里，我们主要强调一个地方，就是参数化及宏的使用。在实际项目中，参数化是和宏是非常常用的。在设计中，我们要求所有变量都要通过宏来表示，没有宏名称表示的数字，我们会戏称其为“魔鬼数字”，因为其含义需要追溯才能理解，不便于调试及模块代码传承。但是验证环境中，由于需要兼顾效率，所以要求没有这么严格。接口这里，我们一定是采用连
pilxpi·2025-02-04 23:50

编程AI深度实战：使用 tree sitter 构建更好的代码库地图

博客编程AI深度实战：自己的AI，必会LangChain-CSDN博客编程AI深度实战：给vim装上AI-CSDN博客编程AI深度实战：火的编程AI，都在用语法树（AST）-CSDN博客编程AI深度实战：让verilog
relis·2025-02-04 14:09

编程AI深度实战：让verilog不再是 AI 的小众语言

系列文章：编程AI深度实战：私有模型deepseekr1，必会ollama-CSDN博客编程AI深度实战：自己的AI，必会LangChain-CSDN博客编程AI深度实战：给vim装上AI-CSDN博客编程AI深度实战：火的编程AI，都在用语法树（AST）-CSDN博客
relis·2025-02-04 14:08

编程AI深度实战：给vim装上AI

博客编程AI深度实战：自己的AI，必会LangChain-CSDN博客编程AI深度实战：给vim装上AI-CSDN博客编程AI深度实战：火的编程AI，都在用语法树（AST）-CSDN博客编程AI深度实战：让verilog
relis·2025-02-04 13:33

React+Cesium基础教程（003）：加载3D建筑物和创建标签

文章目录03-加载3D建筑物和标签方式一方式二完整代码03-加载3D建筑物和标签方式一添加来自OpenStreetMap的建筑物模型，让场景更加丰富和真实：viewer.scene.primitives.add(newCesium.createOsmBuildings());方式二使用Cesiumion资源：
叁拾舞·2025-02-04 10:37

HTML 基础教程:HTML 标题

HTML标题在HTML文档中，标题很重要。HTML标题标题（Heading）是通过-等标签进行定义的。定义最大的标题。定义最小的标题。实例ThisisaheadingThisisaheading</h2
王先生·2025-02-04 02:02

SystemVerilog变量的符号

过年这几天，偷懒了，没有认真创作，但是素材收集了一些，今天专门聊聊变量的符号，我们只从书中的一个点来切入。引用《漫游》原文：从仿真器得到的结果是：如果按照有符号和无符号的类型划分，那么可以将常见的变量类型划分为：·有符号类型：byte、shortint、int、longint、integer。·无符号类型：bit、logic、reg、net-type（如wire、tri）。上文的“signed_v
pilxpi·2025-02-03 23:05

nios ii FIFO读取FPGA数据交互实验1

最终的硬件verilog代码如下（部分代码需要在生成Qsys文件之后才能编译通过）：modulework(CLOCK_50,KEY,SW,LEDR);inputCLOCK_50
尼德兰的喵·2025-02-03 22:05
上一页 1 2 3 4 5 6 7 8 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他