verilog基础教程

Android—手把手Kotiln零基础教学（含视频教程）

Android—Kotiln基础教程（一）前言众所周知Kotlin已经成为Android开发必不可少的开发语言！
我爱田Hebe·2024-02-12 00:55

ubuntu22.04搭建verilator仿真环境

Verilator是一款开源的硬件描述语言（HDL）仿真器，它可以将Verilog转换为C++模型，以便进行快速仿真。以下是在Ubuntu22.04上搭建Verilator仿真环境的步骤。
·2024-02-11 18:55

突破编程_C++_基础教程（类的高级特性）

1嵌套类嵌套类是指在一个类的内部定义另一个类。嵌套类和成员变量以及成员函数很相似，也可以是公有、保护或私有的。嵌套类在使用上有点像是一个命名空间，可以将相关的类组织在一起，提高代码的可读性和可维护性。典型的比如使用嵌套类实现工厂模式：#include#includeusingnamespacestd;//外部类，作为工厂类的容器classAnimalFactory{public://嵌套类，定义不
breakthrough_01·2024-02-11 14:33

[从零开始学习FPGA编程-28]：进阶篇 - 基本组合电路-奇偶校验生成器（Verilog语言版本）

作者主页(文火冰糖的硅基工坊)：文火冰糖（王文兵）的博客_文火冰糖的硅基工坊_CSDN博客本文网址：目录第1章奇偶校验生成器1.1什么是奇校验1.2Verilog语言描述
文火冰糖的硅基工坊·2024-02-11 08:14

stable diffusion 基础教程-必备插件

说明持续更新插件地址，因为这些都是要魔法上网的，大家直接从我百度云盘里获取链接：https://pan.baidu.com/s/1_xAu47XMdDNlA86ufXqAuQ?pwd=23wi提取码：23wi交流群：830970289必备插件汉化包中文汉化包https://github.com/VinsonLaro/stable-diffusion-webui-chinese提示词反推提示词反推h
mindcarver·2024-02-11 04:45

stable diffusion 基础教程-必备大模型(持续更新)

说明下面的模型大部分来源于C站，无法魔法上网的请参考以下云盘链接链接:https://pan.baidu.com/s/1-qmJzqcB72nTv_2QLmR-gA?pwd=8888提取码:8888讨论Q群：830970289个人微信：mindcarver如果在按着教程尝试的过程中有错误或问题，可以上面询问讨论，或者评论区留言如果教程有什么问题，请帮忙纠正，持续更新（各种经典大模型一直在不停的迭代
mindcarver·2024-02-11 04:45

stable diffusion 基础教程-必备的Lora模型

说明文章持续更新下面的模型大部分来源于C站，无法魔法上网的请参考以下云盘链接链接:https://pan.baidu.com/s/1-qmJzqcB72nTv_2QLmR-gA?pwd=8888提取码:8888注意：有些可能有触发词，使用前可以从C站具体看下信息blindbox盲盒类型https://civitai.com/models/25995?modelVersionId=32988Bilg
mindcarver·2024-02-11 04:45

fpga 需要掌握哪些基础知识？

1、数电（必须掌握的基础），然后进阶学模电，2、掌握HDL（verilog或VHDL）一般建议先学verilog，然后可以学SystemVerilog和VHDL。
宸极FPGA_IC·2024-02-11 01:30

[Keil][Verilog][微机原理] 流水灯、存储器、外部中断实验_北京邮电大学计算机原理与应用课程实验报告

计算机原理与应用实验-流水灯、存储器、外部中断实验1实验一流水灯实验1.1实验目的掌握ARM开发工具的使用。掌握基本IO的使用。1.2实验原理及内容电路结构图实现流水灯的电路结构图如图1所示。以两条红色虚线为界，从左至右第一部分为ARM系统部分，第三部分为外围电路，第二部分是接口部分，需要自己将其连接。图1流水灯的电路结构图接线方式为：GPIOF_0~GPIOF_7（P12接口）接LED1~LED
lgc0208·2024-02-10 13:25

学习通考试怎么搜题找答案？ #学习方法#微信#其他

JavaScript、服务端、移动端、XML教程、http://ASP.NET、WebService、开发工具、网站建设；每类教程还细分了很多种不同的教程，例如服务端学习教程包括：PHP教程、Python基础教程
一梦繁星33·2024-02-10 10:07

CPLD/FPGA/Verilog_如何写代码减少逻辑单元的使用数量

如何写代码减少逻辑单元的使用数量工作中遇到的问题，芯片级的资源有限制，没办法只能改进逻辑单元综合电路逻辑。一....尽量不要使用"大于""小于"这样的判断语句,这样会明显增加使用的逻辑单元数量.看一下报告,资源使用差别很大.例程:always@(posedgeclk)begincount1=count1+1;if(count1==10000000)feng=1;//no_ringelseif(co
Peter_hust·2024-02-10 09:11

4.1 Verilog 过程结构

关键词：initial，always过程结构语句有2种，initial与always语句。它们是行为级建模的2种基本语句。一个模块中可以包含多个initial和always语句，但2种语句不能嵌套使用。这些语句在模块间并行执行，与其在模块的前后顺序没有关系。但是initial语句或always语句内部可以理解为是顺序执行的（非阻塞赋值除外）。每个initial语句或always语句都会产生一个独立
二当家的素材网·2024-02-10 00:02

数字IC基础协议篇（1）——I2C协议

数字IC基础协议篇（1）——I2C协议写在前面的话I2C协议应用框图I2C数据格式协议注意点I2C读写EEPROM例程（基于iverilog和gtkwave）软件环境要求项目框图总结写在前面的话协议介绍
IC_Brother·2024-02-09 22:06

File does not exist or is not accessible:‘c:/Users/Administrator/Desktop/FX2_Stream_IN/FX2_Str

Filedoesnotexistorisnotaccessible:'c:/Users/Administrator/Desktop/FX2_Stream_IN/FX2_Stream_IN.srcs/sources_1/ip/ila_0/hdl/verilog
坚持每天写程序·2024-02-09 20:53

Diamond3.5软件的使用--(2)新建工程并生成可烧录文件

相关参考：https://www.stepfpga.com/doc/lattice_diamond%E7%9A%84%E4%BD%BF%E7%94%A8====1.新建工程并导入verilog文件===
zidan1412·2024-02-09 19:07

vscode开发FPGA(0)--windows平台搭建

一、从官网下载安装VScodeDownloadVisualStudioCode-Mac,Linux,Windows二、安装配置插件1.安装Chinese（simplified）中文汉化包2.安装Verilog-HDL
zidan1412·2024-02-09 19:35

突破编程_C++_基础教程（类的基础知识）

1面向对象面向对象（Object-Oriented，简称OO）是一种编程思想，它使用对象的理念来设计软件和构建程序。面向对象编程（Object-OrientedProgramming，简称OOP）是这种思想的具体实现方式。在面向对象编程中，程序把对象作为基本单元，对象包含了数据（属性）和操作数据的函数（方法），通过对象之间的交互以及消息传递完成了程序的运行。1.1面向对象编程的三大基本特性面向对象
breakthrough_01·2024-02-09 18:01

突破编程_C++_基础教程（结构体）

1结构体的概念与基本使用结构体（struct）是一种用户定义的数据类型，用于封装多个不同类型的数据成员。结构体通常用于表示具有相关属性的数据集合。C++的结构体是从C语言中演化而来的。在C语言中，结构体是一种将不同类型的数据组合成一个单一类型的方式，通常用于创建复杂的数据结构。C++继承了C的这一特性，并对它进行了扩展，使得结构体在C++中具有更多的功能和灵活性。1.1结构体的定义C++定义结构体
breakthrough_01·2024-02-09 18:00

QT基础教程(全系列教程目录)

文章目录前言一、QT基础教程二、QT进阶教程三、QT高级教程四、QT项目教程前言有了C语言全套教学文章和C++全套教学文章后，我打算开始完成全套的QT教程文章了，为了方便大家更进一步的提高自己的水平和知识
花落已飘·2024-02-09 18:55

Verilog中函数的定义及调用

简介：Verilog中函数的定义及调用。
田野麦子·2024-02-09 17:48

数字芯片验证入门

文章目录数字芯片验证入门1.验证那些事2.芯片验证系列——Testpoints分解3.芯片验证系列——验证计划4.关于芯片验证中写testcase的一些想法SystemVerilog1.随机化策略——随机变量
凳子花❀·2024-02-09 16:06

Verilog刷题笔记25

题目：You’realreadyfamiliarwithbitwiseoperationsbetweentwovalues,e.g.,a&bora^b.Sometimes,youwanttocreateawidegatethatoperatesonallofthebitsofonevector,like(a[0]&a[1]&a[2]&a[3]…),whichgetstediousifthevect
十六追梦记·2024-02-09 13:31

Verilog刷题笔记27

题目：Givena100-bitinputvector[99:0],reverseitsbitordering.解题：moduletop_module(input[99:0]in,output[99:0]out);inti;always@(*)beginfor(i=0;i<100;i++)out[i]=in[99-i];endendmodule结果正确：
十六追梦记·2024-02-09 13:31

Verilog刷题笔记28

题目：A“populationcount”circuitcountsthenumberof'1’sinaninputvector.Buildapopulationcountcircuitfora255-bitinputvector.解题：moduletop_module(input[254:0]in,output[7:0]out);inti;always@(*)beginout=8'b0;for(
十六追梦记·2024-02-09 13:31

Verilog刷题笔记26

题目：Buildacombinationalcircuitwith100inputs,in[99:0].Thereare3outputs:out_and:outputofa100-inputANDgate.out_or:outputofa100-inputORgate.out_xor:outputofa100-inputXORgate.解题：moduletop_module(input[99:0]
十六追梦记·2024-02-09 13:01

3.1 Verilog 连续赋值

关键词：assign，全加器连续赋值语句是Verilog数据流建模的基本语句，用于对wire型变量进行赋值。
二当家的素材网·2024-02-09 13:30

verilog语法学习_2.时序控制（延时控制 & 时间控制）

文章目录1.时序控制分类2.时延控制2.1常规时延2.2内嵌时延2.3两者区别：3.事件控制3.1一般事件3.2命名事件3.3敏感列表3.4电平敏感事件1.时序控制分类Verilog提供了2大类时序控制方法
这么神奇·2024-02-09 09:05

Verilog学习笔记（3）——赋值、时序控制

 本章主要讲解Verilog语句中的赋值部分。 Verilog中的赋值包括对线网变量的连续赋值和对寄存器变量的过程赋值。
FPGA 学习工·2024-02-09 09:34

3.2 Verilog 时延

关键词：时延，惯性时延连续赋值延时语句中的延时，用于控制任意操作数发生变化到语句左端赋予新值之间的时间延时。时延一般是不可综合的。寄存器的时延也是可以控制的，这部分在时序控制里加以说明。连续赋值时延一般可分为普通赋值时延、隐式时延、声明时延。下面3个例子实现的功能是等效的，分别对应3种不同连续赋值时延的写法。//普通时延，A&B计算结果延时10个时间单位赋值给Zwire Z, A, B ;assi
二当家的素材网·2024-02-09 09:58

C语言基础教程之选择结构

选择结构要求程序员指定程序要评估或测试的一个或多个条件，以及在条件被确定为真时要执行的语句，以及可选的，如果条件要执行的其他语句被认定是假的。下面显示的是大多数编程语言中的典型选择结构的一般形式好玩，有趣，专业C/C++学习交流，源码下载群：747821062判断语句C语言提供了以下类型的判断语句。好玩，有趣，专业C/C++学习交流，源码下载群：747821062?:运算符(三元运算符)条件运算符
C语言基础·2024-02-09 07:39

CDR基础教程 ：常用工具使用技巧

一。选择对象（1）、选择单个对象：用鼠标左键直接点击所需要的对象。（2）、选择多个对象：按下“shift”键不放，再使用鼠标左键选择所需的对象（3）、框选对象A、选择挑选工具在页面中的空白区域中单击鼠标左键，然后沿对角线方向拖动鼠标，则会拖出一个蓝色的虚线框来选择你所需的对象。注：如果虚线框只是经过而不是完全包含某个对象，则这个对象不会被选中。二、抓手工具（H）：用于平移页面在窗口的位置，方向键可
邢帅教育刘燕芹老师·2024-02-09 07:48

Odoo 自定义Widgets 基础教程（章节1）

大家好，此次，我们主要讲解Odoo中的Widgets。网上、论坛里很多提及Widget的文章，但很少说Odoo自定义Widget是如何实现的，这一直是大家所苦恼的地方。本章，将对Odoo中的Widget进行基础讲解。首先，Widget【挂件】产生的目的，是为了方便后端开发人员在不熟悉JavaScripts的情况下，能快速地实现前端视图展示。我们来看看Widget所在的目录：/addons/web/
weixin_33836223·2024-02-09 07:02

vivado MAX_FANOUT、PARALLEL_CASE (Verilog Only)、RAM_DECOMP、RAM_STYLE、RETIMING_BACKWARD、RETIMING_FORWA

MAX_FANOUT指示Vivado合成寄存器和信号的扇出限制。你可以在RTL中或将其指定为项目的输入。该值是一个整数。此属性仅适用于寄存器和组合信号。为了实现扇出复制驱动组合信号的寄存器或驱动器。可以设置此属性仅在RTL中。注：不支持输入、黑匣子、EDIF（EDF）和本地通用电路（NGC）文件。重要！用于UltraScale设备的VivadoDesignSuite不支持NGC格式文件。它是建议您
cckkppll·2024-02-09 04:22

【芯片设计- RTL 数字逻辑设计入门 16 -- verilog CRC-8 实现】

CRC校验CRC校验（CyclicRedundancyCheck）是一种用于检测数据传输或存储后是否出现错误的技术。其核心思想是通过发送方和接收方都遵循同一算法生成一个数据块的校验码，然后接收方将其与接收到的数据的校验码进行比较。如果两者一致，那么数据很可能是完整和未受损的；如果不同，那么数据在传输或存储过程中可能发生了错误。简单通俗的介绍：假设你有一本书，你想检查这本书是否完整，没有丢失任何页面
CodingCos·2024-02-08 23:02

【芯片设计- RTL 数字逻辑设计入门 15 -- 函数实现数据大小端转换】

文章目录函数实现数据大小端转换函数语法函数使用的规则VerilogandTestbench综合图VCS仿真波形函数实现数据大小端转换在数字芯片设计中，经常把实现特定功能的模块编写成函数，在需要的时候再在主模块中调用
CodingCos·2024-02-08 23:01

【芯片设计- RTL 数字逻辑设计入门 12 -- verilog 有符号数加减法】

文章目录多功能数据处理器描述verilog无符号数与有符号数8'd100+8'd1558'd100+8'd1568'd100+8'd157verilog代码实现TestBench代码VCS仿真结果多功能数据处理器描述根据指示信号
CodingCos·2024-02-08 23:31

【芯片设计- RTL 数字逻辑设计入门 14 -- 使用子模块实现三输入数的大小比较】

文章目录三输入数的大小比较问题分析verilogcodeTestBenchCode综合图仿真波形图三输入数的大小比较在数字芯片设计中，通常把完成特定功能且相对独立的代码编写成子模块，在需要的时候再在主模块中例化使用
CodingCos·2024-02-08 16:05

【芯片设计- RTL 数字逻辑设计入门 13 -- generate_for 和 for】

文章目录generate_forverilogcodetestbenchcode仿真波形for循环verilogcode仿真波形错误小结generate_for在某个module中包含了很多相似的连续赋值语句
CodingCos·2024-02-08 16:34

【芯片设计- RTL 数字逻辑设计入门 11.1 -- 状态机实现 移位运算与乘法 1】

文章目录移位运算与乘法状态机简介SystemVerilog中的测试平台VCS波形仿真阻塞赋值和非阻塞赋值有限状态机（FSM）与无限状态机的区别本篇文章接着上篇文章【芯片设计-RTL数字逻辑设计入门11–
CodingCos·2024-02-08 16:02

最详bpmn.js教材-自定义palette篇

bpmn.js是一个BPMN2.0渲染工具包和web建模器,使得画流程图的功能在前端来完成.自定义Palette篇经过前面几章的基础教程相信大家对bpmn.js的基本使用已经有了一个很好的掌握.从这一章节开始我会讲解一些关于
noBUG1209·2024-02-08 14:52

Angular基础教程+Demo项目——尽可能全面一些——第一节

第二节预告：生命周期函数、Rxjs、数据请求、路由学习过程中所写的Demo_GitHub——学习Angular——浅度学习Demo官网：https://angular.cn/（官网是最好的老师哦，追求技术的大神可以继续深入啦）Angular前言（跳过即可，自勉而已）一写博客，不例外的喜欢啰嗦一下，本人是广大java后端开发中的一员，但是因为工作需要不得不利用工作之余学习Angular前端，虽然我对
开发菜鸡·2024-02-08 10:59

使用Verdi或DVE分析波形的一些小技巧

文章目录查看DeltaCycle的方法Verilog和SV的仿真调度机制使用Verdi查看DeltaCycle的方法使用DVE查看DeltaCycle的方法Verdi的一些其他小技巧总线拆分事件统计逻辑运算修改参数显示进制查看
小破同学·2024-02-08 07:12

AD9361纯逻辑控制从0到1连载7-根据射频频率计算VCO参数

AD9361从0到1连载8-fastlock之profile存器设置verilog实现不管是使用使用何总方法，要修改射频频率，首先需要计算出对应的VCO参数。
冰冻土卫二·2024-02-08 07:11

AD9361纯逻辑控制从0到1连载3-初始化模块

初始化代码的工作，就是将上个章节生成verilog函数中的命令条条执行，碰到需要等待的地方等待，需要读某个标志位的地方就一直读，直到标志位符合要求。下面贴出初始化代码。
冰冻土卫二·2024-02-08 07:40

AD9361纯逻辑控制从0到1连载2-将脚本转化为verilog代码

首先查看一下，上一章我们生成的脚本文件fdd_600m：//************************************************************//AD9361R2AutoGeneratedInitializationScript:Thisscriptwas//generatedusingtheAD9361CustomersoftwareVersion2.1.3
冰冻土卫二·2024-02-08 07:39

AD9361纯逻辑控制从0到1连载1-生成初始化脚本

好在ADI官方提供了界面化的软件，可以根据图形化的配置，生成初始化的脚本，我们要做的就是将这个脚本转换为对应的verilog语言。
冰冻土卫二·2024-02-08 07:09

【芯片设计- RTL 数字逻辑设计入门 11 -- 移位运算与乘法】

请阅读【嵌入式开发学习必备专栏】文章目录移位运算与乘法VerilogCodeverilog拼接运算符（{}）TestbenchCodeVCS波形仿真问题小结移位运算与乘法已知d为一个8位数，请在每个时钟周期分别输出该数乘
CodingCos·2024-02-08 07:38

05 06 Verilog基础语法与应用讲解

05.1.位操作计数器实验升级，设计8个LED灯以每个0.5s的速率循环闪烁（跑马灯）1.1方法1：使用移位操作符<<来控制led灯的循环亮灭设计代码Verilog中，判断操作的时候不加位宽限定是可以的
Dale_e·2024-02-08 07:36

springboot2.x基础教程：单元测试

单元测试用于测试单个代码组件，并确保代码按预期方式工作。单元测试由开发人员编写和执行。大多数情况下，会使用JUnit或TestNG这样的测试框架。测试用例通常在方法级别编写，并通过自动化执行。SpringBoot提供了一些注解和工具去帮助开发者测试他们的应用。在讲springboot单元测试之前，先简单介绍下软件测试的类型(从开发角度来说)，跟如何写好一个单元测试。软件测试类型单元测试：用于测试单
程序员众推·2024-02-08 06:36

FPGA的VGA显示基础实验

文章目录VGA介绍基本定义管脚定义VGA显示原理VGA通信协议VGA时序解析VGA显示字符实验准备建造工程运行结果VGA显示彩色条纹工程结果展示VGA显示彩色图片准备工程ROMIP核PLLIP核调用Verilog
小艺的小依·2024-02-08 06:29
上一页 1 2 3 4 5 6 7 8 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他