E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
verilog基础篇
IC设计 前端和后端
1,前端主要负责逻辑实现,通常是使用
verilog
/VHDL之类语言,进行行为级的描述。而后端,主要负责将前端的设计变成真正的schematic&layout,流片,量产。
osala
·
2024-01-11 15:32
IC设计
layout
编程
语言
算法
java
工具
数字IC丨后端设计是个啥?
最近的私信咨询里,很多同学分不清数字IC设计前端和后端的区别,前端设计似乎很容易理解,简单来说就是敲代码的,只不过没有用C++和python,用的是硬件描述语言
Verilog
。
IC修真院
·
2024-01-11 15:01
fpga开发
数字IC
IC设计
芯片设计
芯片
fpga的设计流程【科普】
HDL语言中,应用最为广泛的是VHDL和
Verilog
HDL。(2)功能仿真电路设计完成后,要
宸极FPGA_IC
·
2024-01-11 11:56
fpga开发
fpga
硬件工程
嵌入式硬件
单片机
每日一词 131 candidate
Day131candidate
基础篇
:apersonwhoappliesforajoborisnominatedforelectionSofaronlyfivecandidateshaveshowninterestinthissalesposition
琢石喵
·
2024-01-11 08:49
强化学习
基础篇
(二十五)n步时序差分预测
强化学习
基础篇
(二十五)n步时序差分预测1、n步时序差分方法之前在《强化学习
基础篇
(十七)时间差分预测》所介绍的是算法,其更新过程仅仅依赖于当前状态向下走一步的情况,将走一步走后的状态价值用于bootstrap
Jabes
·
2024-01-11 08:20
FPGA设计
Verilog
基础之数据类型的作用和特点、常量和变量的代码示例详解
注意:后续技术分享,第一时间更新,以及更多更及时的技术资讯和学习技术资料,将在公众号CTOPlus发布,请关注公众号:CTOPlus在
Verilog
中,有多种数据类型可供使用,包括位向量类型、整数类型、
SteveRocket
·
2024-01-11 08:30
FPGA进阶
fpga开发
Verilog数据类型
verilog
语法中+:和-:用法
verilog
语法中+:和-:主要用来进行位选择。位选择从向量net、向量reg、整数变量或时间变量中提取特定位。可以使用表达式寻址该位。如果位选择超出地址边界或位选择为x或z,则引用返回的值应为x。
一点一点的进步
·
2024-01-11 08:00
verilog
System
verilog
fpga开发
硬件工程
AES_128加密解密算法,
verilog
实现。完整代码
具体的理论知识,本人不在详述。网上已经有很多了AES128加密算法完整实现_u013605322的博客-CSDN博客_aes128加密算法AES加密-block2016-博客园AES算法简介_Jimmy.li的博客-CSDN博客_aes算法密码算法详解——AES-ReadingLover-博客园以上内容都对aes_128加密有很详细的说明。下面直接进入正题,代码实现!一、top层模详细说明已在模块
wyong0306
·
2024-01-11 08:28
算法
fpga开发
Verilog
动态截取固定长度语法+:和-:
Verilog
比较方便的一个特点就是数据的截取和拼接功能了,截取使用方括号[],拼接使用大括号{},例如reg[7:0]vect;wirea;wire[3:0]b,wire[5:0]c;assigna=
whik1194
·
2024-01-11 08:57
Verilog
FPGA
动态截取
固定长度
标准文档
基于FPGA的密码锁
其中FPGA为主控部分,将消除同步模块、计数器模块、控制器模块都用
Verilog
HDL语言写入FPGA中代替了传统复杂的电路设计,也省去了很多繁琐的调试步骤。
夜幕下的灯火
·
2024-01-11 08:56
FPGA项目设计
fpga
Verilog
功能模块——取滑动平均值(使用FIFO)
前言我的另一篇博客:
Verilog
功能模块——取滑动平均值(使用寄存器组)两者用不同的方式实现相同的功能,使用FIFO占用较少寄存器资源,适用于取值N较大的场合。
徐晓康的博客
·
2024-01-11 08:55
Verilog
verilog
systemverilog
功能模块
FIFO
滑动平均值
关于
verilog
语法中“+:”“-:”的用法
关于
verilog
语法中“+:”“-:”的用法以及高低位次序https://blog.csdn.net/weixin_40994893/article/details/103487821这个博主写的比较清楚
study_recorder
·
2024-01-11 08:25
verilog
fpga
verilog
+: / -:语法
这个是在uart总线协议中遇到的,下面对它简单了解一下在
Verilog
2001以后,
Verilog
支持在范围中是用变量,并且引入心得语法如下:语法定义:变量的定义可以分为大端和小端,由于实际使用中变量常定义成大端
卢卡喵
·
2024-01-11 08:21
Verilog
fpga开发
Verilog
基础(四)
四、
Verilog
语法1、空白符2、注释符:1、单行注释://2、多行注释:/**/3、标识符和转义字符标识符用来命名信号、模块、参数等,可以是任何字母、数字、$符号以及下划线的组合,标识符区分大小写,
花间ii
·
2024-01-11 08:50
FPGA入门
fpga开发
verilog
语法+:和-:
前言导航页--数字IC设计SOC入门进阶本文转载自:
Verilog
动态截取固定长度语法+:和-:参考:
Verilog
常用语法1拼接运算符{信号1的某几位,信号2的某几位,...,...
工作使我快乐
·
2024-01-11 08:17
数字IC设计
fpga开发
Verilog
语法 -: +: 说明
先看定义的变量是大端还是小端模式reg[31:0]big_vect;//大端reg[0:31]little_vect;//小端看升序(+:)还是降序(-:)看位宽并进行转换举例说明:reg[31:0]big_vect;reg[0:31]little_vect;问题:big_vect[0+:8]little_vect[0+:8]首先查看变量big_vect的大小端,记住一点,转化后的与原来的大小端是
little_ox
·
2024-01-11 08:45
数字IC设计
m基于FPGA的基础OFDM调制解调
verilog
实现,包括IFFT和FFT,包含testbench
目录1.算法仿真效果2.算法涉及理论知识概要3.
Verilog
核心程序4.完整算法代码文件1.算法仿真效果其中Vivado2019.2仿真结果如下:2.算法涉及理论知识概要正交频分复用(OrthogonalFrequencyDivisionMultiplexing
我爱C编程
·
2024-01-11 08:15
FPGA通信和信号处理
fpga开发
OFDM调制解调
Verilog
+: -:语法
“+:”、"-:"语法看到这个语法的时候是在分析AXIlite总线源码时碰见的,然后查阅了资料,做出如下解释。1.用处这两个应该算是运算符,运用在多位的变量中,如下:slv_reg0[(byte_index8)+:8]变量[(起始地址+数据位宽-1):起始地址]data[0+:8]data[7:0]data[15+:2]data[16:15]3."-:"变量[结束地址-:数据位宽]变量[结束地址:
王不哭
·
2024-01-11 08:44
verilog
Vivado中使用VSCode方法(最全面最详细,所有问题这里都有答案)
目录安装使用方法在vscode中显示
verilog
语法错误好用的VSCODE插件异常问题记录更新记录20230906更新20230720更新注:win7系统支持VSCode1.54.1及以下;Python
Njustxiaobai
·
2024-01-11 08:41
软件使用技巧
vscode
ide
编辑器
fpga开发
【AHB总线协议】主机接口的
Verilog
实现
目录一、实验目的二、实验工具及环境三、实验内容及步骤1.实验3.1主机八位增量突发传输写入RAM(1)设计思路(2)状态机实现2.实验3.2主机FIFO十六位增量突发传输写入RAM(1)设计思路(2)状态机实现四、实验结论及分析1.实验3.1主机八位增量突发的验证2.实验3.2主机十六位增量突发的验证【附录】AHB_Master.vAHB_Masrer_FIFO.v一、实验目的学习并掌握基本的AH
LionelZhao
·
2024-01-11 08:10
fpga开发
verilog
实现计算均值
verilog
实现计算均值:在需要对大量数值求均值的场景下会用到
verilog
实现计算均值代码://先写入所有RAM所有数据,然后写计数器比读计数器慢一拍,形成加一个数同时减一个数。
FPGA从业者
·
2024-01-11 08:09
FPGA/IC笔试题
fpga开发
面试
硬件工程
开发语言
Verilog
语法中+:和-:用法
关注、星标公众号,精彩内容每日送达来源:网络素材
Verilog
语法中使用+:和-:主要用来进行位选择,语法如下:reg [31:0] value;value[base_expr +: width_expr
Hack电子
·
2024-01-11 08:39
verilog
中的“+”
verilog
中的“+”“+:”、"-:"语法看到这个语法的时候是在分析AXIlite总线源码时碰见的,初次遇见是在奇偶校验模块(ram_parity)然后查阅了资料,做出如下解释。
yigexuwang
·
2024-01-11 08:08
fpga开发
Modelsim10.4安装
它能提供友好的仿真环境,采用单内核支持VHDL和
Verilog
混合仿真的仿真器。它采用直接优化的编译技术、Tcl/Tk技术和单一内核仿真技术,编译仿真速度快且编译的代码与平台无关。
Ephtiny
·
2024-01-11 08:38
fpga开发
Verilog
实现FPGA平均值计算
Verilog
实现FPGA平均值计算在数字电路设计中,计算平均值是一个非常基础的操作。本文将通过
Verilog
语言来实现在FPGA中计算一个数据流的平均值。
uote_e
·
2024-01-11 08:37
fpga开发
matlab
基于FPGA的电子密码锁设计论文(含视频代码仿真)
写在前面:本设计仅供学习参考,不保证正确,免费分享,恳请关注一下源码来自大佬:http://t.csdn.cn/Oxtcg稍作改动实物演示视频:基于FPGA的电子密码锁,
Verilog
HDL语言实现_哔哩哔哩
GP2
·
2024-01-11 08:06
FPGA
fpga开发
使用Spring Boot集成中间件:
基础篇
使用SpringBoot集成中间件:Redis基础讲解在现代应用开发中,中间件在构建高效、可扩展的系统方面起着至关重要的作用。而SpringBoot作为一种快速开发框架,提供了丰富的集成中间件的能力,使得我们能够轻松地将各种中间件引入到我们的应用程序中。本文将重点介绍如何使用SpringBoot集成Redis中间件,并提供一个简单的案例来说明其用法。引入依赖首先,我们需要在pom.xml文件中引入
KingDol_MIni
·
2024-01-11 07:49
spring
boot
中间件
后端
linux网络协议栈的概述,Linux 网络协议栈开发
基础篇
(八)—— VLAN原理概述
Linux网络协议栈开发
基础篇
(八)——VLAN原理概述Linux网络协议栈开发
基础篇
(八)——VLAN原理概述一、vlan的含义局域网LAN的发展是VLAN产生的基础,因而先介绍一下局域网LAN由Hub
weixin_39561168
·
2024-01-11 07:36
linux网络协议栈的概述
HTML&CSS
基础篇
之一:HTML前世今生
HTML到底是什么超文本标记语言HTML——超文本标记语言(英语:HyperTextMarkupLanguage,简称:HTML)是一种用于创建网页的标准标记语言。1.HTML是一种基础技术,常与CSS、JavaScript一起被众多网站用于设计令人赏心悦目的网页、网页应用程序以及移动应用程序的用户界面。2.HTML描述了一个网站的结构语义随着线索的呈现,使之成为一种标记语言而非编程语言。3.网页
浪子大侠走江湖
·
2024-01-11 06:48
html
20181101 essence
1.认识这个词(
基础篇
)词:essence英英释义:themostbasicandimportantqualityofsomething例句:Theessenceofeducationistoteachstudentshowtothinkcritically
chinmanjay
·
2024-01-11 05:25
跟着我学Python进阶篇:02.面向对象(上)
往期文章跟着我学Python
基础篇
:01.初露端倪跟着我学Python
基础篇
:02.数字与字符串编程跟着我学Python
基础篇
:03.选择结构跟着我学Python
基础篇
:04.循环跟着我学Python
基础篇
lxkeepcoding
·
2024-01-11 01:19
Python
python
开发语言
QT
基础篇
(2)QT5模板库,工具类及控件
1.字符串类QT中的字符串类包括以下几种:QString类:是Qt中最常用的字符串类,用来存储Unicode字符。它支持各种字符串操作,例如连接、替换、截取等。QByteArray类:用来存储字节序列,适用于处理非Unicode的数据,如二进制数据或者网络传输的数据。QLatin1String类:用于表示Latin-1编码的字符串。QChar类:用来表示一个Unicode字符,可以用于操作单个字符
Solitude的学习日记
·
2024-01-11 00:48
qt
开发语言
QT
基础篇
(1)QT概述
1.什么是QTQT是一个跨平台的C++应用程序开发框架。它提供了一套丰富的图形用户界面(GUI)和多媒体功能,可以用于开发各种类型的应用程序,包括桌面应用程序、移动应用程序和嵌入式系统。QT具有易于使用、可定制性强、性能高等特点,因此被广泛应用于软件开发领域。2.QT安装QT的安装比较简单大家可以从官网直接下载最新版的QT(官网很慢)(Https://www.qt.io)(吐槽,打开都得半天)大家
Solitude的学习日记
·
2024-01-11 00:46
qt
开发语言
每日一词 108 | boil down to
1.认识这个词(
基础篇
)词:boildownto英英释义:tobethemainreasonforsomethingorthemostbasicpartofsomething例句:Big,sweepinglifechangesreallyboildowntosmall
小小_d574
·
2024-01-10 23:31
二分答案刷题
题目来源:1、[COCI2011/2012#5]EKO/砍树-洛谷2、《深入浅出程序设计竞赛--
基础篇
》------汪楚奇P179做题思路:题目的需求是求最大的整数高度h,使得能够收集到的长度为m的木材
Sking426
·
2024-01-10 13:14
算法
数据结构
二分查找刷题3---一元三次方程求解
题目来源:1、[NOIP2001提高组]一元三次方程求解-洛谷2、《深入浅出程序设计竞赛--
基础篇
》------汪楚奇P183解题思路:1、暴力求解先不说三次方程的求解方法,本题直接用暴力求解也是可以得到答案的
Sking426
·
2024-01-10 13:14
算法
数据结构
【
Verilog
】期末复习——设计带异步清零且高电平有效的4位循环移位寄存器
期末复习——
Verilog
HDL描述数字逻辑电路的建模方式有哪三种?它们的特点是?期末复习——解释下列名词(FPGA、ASIC、IP、RTL、EDA、HDL、FS
不怕娜
·
2024-01-10 13:09
Verilog
HDL
fpga开发
verilog
verilog
计数分频
clk_div.vmoduleclk_div(inputrst,inputclk,input[31:0]max_count_value,outputregclk_o);reg[31:0]cnt;always@(posedgeclkornegedgeclk)beginif(rst==1'd0)beginclk_o<=1'd0;cnt<=0;endelsebeginif(cnt==max_count_
csdn_gddf102384398
·
2024-01-10 13:38
fpga开发
二分查找刷题
参考书目:《大话数据结构》------程杰《图解算法》---------袁国忠译《深入浅出程序设计竞赛--
基础篇
》------汪楚奇本文结合《图解算法》的书作为参考,第一章涉及到二分查找的内容,再针对性的对二分查找刷题
Sking426
·
2024-01-10 13:38
算法
数据结构
2019-04-02 131 candidate
1.认识这个词(
基础篇
)词:candidate英英释义:apersonwhoappliesforajoborisnominatedforelection例句:Sofaronlyfivecandidateshaveshowninterestinthissalesposition
静美的秋
·
2024-01-10 12:52
Linux虚拟网络:Docker网络知识之
基础篇
我们在工作中应用了docker容器化技术,服务的部署、维护和扩展都方便了很多。然而,近期在私有化部署过程中,由于不同服务器环境的复杂多变,常常遇到网络方面的问题,现象为容器服务运行正常,但宿主机、容器之间网络不通。本篇博客旨在总结:Linux虚拟网络及docker网络的基础知识遇到网络问题时排查问题思路常用指令和工具的使用以上三部分作为之后的参考,本篇文章也将会在日后实践过程中逐渐补充。本篇为第一
Ygria
·
2024-01-10 12:19
【
Verilog
】期末复习——分别画出下面两个程序综合后的电路图/reg型数据和wire型数据的区别
期末复习——
Verilog
HDL描述数字逻辑电路的建模方式有哪三种?它们的特点是?期末复习——解释下列名词(FPGA、ASIC、IP、RTL、EDA、HDL、FS
不怕娜
·
2024-01-10 08:43
Verilog
HDL
fpga开发
verilog
【
Verilog
】期末复习——设计有32个16位存储器的ROM
期末复习——
Verilog
HDL描述数字逻辑电路的建模方式有哪三种?它们的特点是?期末复习——解释下列名词(FPGA、ASIC、IP、RTL、EDA、HDL、FS
不怕娜
·
2024-01-10 08:13
Verilog
HDL
fpga开发
verilog
【
Verilog
】期末复习——设计11011序列检测器电路
期末复习——
Verilog
HDL描述数字逻辑电路的建模方式有哪三种?它们的特点是?期末复习——解释下列名词(FPGA、ASIC、IP、RTL、EDA、HDL、FS
不怕娜
·
2024-01-10 08:42
Verilog
HDL
fpga开发
verilog
基础篇
—测绘航空摄影、摄影测量与遥感
按照现行测绘资质标准分类,第二、三项就是测绘航空摄影(专业子项分为:一般航摄、无人飞行器航摄、倾斜航摄)、摄影测量与遥感(专业子项分为:摄影测量与遥感外业、摄影测量与遥感内业、摄影测量与遥感监理)概念区别测绘航空摄影概念测绘航空摄影是指在航空器(飞机、直升机、飞艇、气球等)上安装航空摄影仪,从空中对地球表面进性的摄影,其目的是我了获取指定范围内、一定比例重叠度的航空影像。摄影测量概念摄影测量是利用
CtrlQuasar
·
2024-01-10 07:08
【Django框架】-
基础篇
目录一、框架介绍ORM框架Django架构之MVT二、框架搭建1、创建项目2、创建应用(模块)注册应用3、启动项目三、模型-Model模型类设计-创建实体类模型类生成表通过模型类操作数据表四、后台管理五、视图-View视图函数的使用1、定义视图函数2、在应用下创建urls.py3、在应用下的urls文件下配置路由4、配置项目下的urls文件访问urlurl匹配的过程说明六、模板-Templates
why do not
·
2024-01-10 06:49
Django
python
Python
基础篇
: 环境安装
Python基础环境使用一:运行环境Anaconda介绍1、Anaconda搭建1.1、下载方式1.2、安装1.2.1、配置环境变量1.3、验证是否安装成功2、管理python环境2.1、列出所有环境2.2、创建环境2.3、进入指定虚拟环境2.4、离开虚拟环境2.5、删除虚拟环境3、依赖管理3.1、安装依赖3.2、卸载依赖3.3、查看依赖二:编辑器PyCharm介绍1、PyCharm安装2、PyC
ignativs amor
·
2024-01-10 05:06
Python
pycharm
python
PyChram
Anaconda
conda
Python面试题(
基础篇
)
题目001:在Python中如何实现单例模式。点评:单例模式是指让一个类只能创建出唯一的实例,这个题目在面试中出现的频率极高,因为它考察的不仅仅是单例模式,更是对Python语言到底掌握到何种程度,建议大家用装饰器和元类这两种方式来实现单例模式,因为这两种方式的通用性最强,而且也可以顺便展示自己对装饰器和元类中两个关键知识点的理解。方法一:使用装饰器实现单例模式。fromfunctoolsimpo
吃饭睡觉打代码想南南
·
2024-01-10 04:12
python
开发语言
uni-app 经验分享,从入门到离职(二)—— tabBar 底部导航栏实战
基础篇
文章目录前言⏬关于专栏关于小程序tabbar的一些知识创建一个基本的tabBar最后前言这篇文章的内容主题是关于小程序的tabBar底部导航栏的入门使用和实战技巧。通过上一篇文章的基础,我们继续对uni-app进行更深一步的了解和学习,以上一篇文章创建的项目为例子,我们在这个项目的基础上进行改动和学习小程序的tabBar内容。⏬关于专栏本篇文章是我的uni-app专栏的第二篇文章,这个专栏主要是分
黛琳ghz
·
2024-01-10 03:17
前端
#
uni-app
#
微信小程序
uni-app
微信小程序
vue
tabbar
底部导航栏
页面配置
ESP32-C3入门教程 网络篇①——TCP Socket Client 客户端应用示例
4.4接收数据4.5Socket关闭4.6Socket释放五、运行效果六、全部源码七、参考一、前言本文基于VSCodeIDE进行编程、编译、下载、运行等操作基础入门章节请查阅:ESP32-C3入门教程
基础篇
小康师兄
·
2024-01-10 00:56
ESP32-C3入门教程
Socket
Client
Socket
TCP
ESP32
IoT
上一页
15
16
17
18
19
20
21
22
下一页
按字母分类:
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他