E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
zynq开发测试
Ultra96-V2入门使用(裸机)
是基于Xilinx
Zynq
UltraScale+MPSOC系列的芯片,具体使用的是:Xili
风间琉璃•
·
2022-11-03 13:02
ZYNQ
开发语言
fpga开发
linux
【北京】字节跳动50W(20-40K*15薪)测试开发工程师岗内推,这个岗位超适合你。
制定合理高效的测试方案;3、独立搭建并维护测试环境,执行测试用例,输出测试报告等相关文档,保证业务和系统质量和进度;4、发现、定位、跟踪产品缺陷,协同开发工程师快速解决问题;5、优化测试框架,根据要求编写测试脚本、
开发测试
工具
自动化测试君
·
2022-11-02 19:47
软件测试
职场和发展
软件测试
求职招聘
经验分享
面试
Android gradle插件:一键上传Apk到蒲公英,并发送消息到钉钉、飞书等平台
我们有这样的场景,在项目
开发测试
阶段,经常会将apk打包后,上传到蒲公英等三方平台,然后再发给公司其他人员进行测试、体验。每次发包的时候要去进行上传、上传完后通知相关人员,导致有点繁琐,浪费时间。
centerzx
·
2022-10-30 00:47
记一次
ZYNQ
板卡无法启动问题的调试过程
1.现象板卡上电无法从QSPI启动,板卡为调试板卡,没有复位系统,QSPIFLASH中已经烧写boot.bin,要成功启动,分为下面四个阶段,首先bootrom上电后会根据bootmode(由配置MIO的管脚电平组合决定,即跳线帽),从对应的启动介质中读取镜像,读取开始的时候会先读取头部信息,如果成功则才会load启动代码,将fsbl读到ocm运行,然后由fsbl去启动uboot。2.调试过程2.
Oh_my_God_L_C
·
2022-10-27 09:41
zynq
fpga开发
React 模块联邦多模块项目实战详解
目录前提:1.修改webpack增加ModuleFederationPlugin2.本地
开发测试
3.根据路由变化自动加载对应的服务入口4.线上部署5.问题记录前提:老项目是一个多模块的前端项目,有一个框架层级的前端服务
·
2022-10-25 20:04
【正点原子FPGA连载】第二章 实验平台简介 -摘自【正点原子】领航者
ZYNQ
之FPGA开发指南_V2.0
1)实验平台:正点原子领航者
ZYNQ
开发板2)平台购买地址:https://item.taobao.com/item.htm?
正点原子
·
2022-10-25 07:26
正点原子
fpga开发
单片机
stm32
ZYNQ
HDMI输出实验——FPGA Vitis篇
提示:文章写完后,目录可以自动生成,如何生成可参考右边的帮助文档文章目录1.前言1.1HDMI介绍1.2TMDS介绍1.3HDMI传输周期2.Vivado工程的编写3.Vitis工程的编写A.工程源码下载1.前言1.1HDMI介绍HDMI是(HighDefinitionMultimediaInterface)的缩写,意思是高清晰度多媒体接口,是一种数字化视频/音频接口技术,适合影像传输的专用型数字
BIGMAC_1017
·
2022-10-25 07:24
FPGA
fpga开发
verilog
hdmi
arm
ZYNQ
从vitis生成linux系统编译启动文件
一,vivado到vitis流程
ZYNQ
MPSoC芯片的特点是,需要fsbl来引导uboot。fsbl全称为FirstStageBootLoader,是用户可以接触到的最早的启动部分。
寒听雪落
·
2022-10-25 07:53
linux
fpga开发
ssh: rejected: administratively prohibited (open failed)
[Host]>47.82.31.222开始连接到
[email protected]
连接资产
开发测试
服务器发生错误:tcpconnecthost47.82.31.222:15222error2:ssh
langlyyy
·
2022-10-22 16:31
iOS开发- 打包ipa,让别人设备安装你的App
如果他的机子不是
开发测试
的直接装包的,那么可以通过导出一个ipa供他安装。当然,你必须知道别人设备的udid。具体做法:1。登录开发者中心。https://develop
·
2022-10-20 22:58
iosjava
嵌入式系统I2C学习之RTC(通过I2C总线读写RTC)笔记
这些都是通过固定的命令来实现的,我在学习嵌入式系统的时候,接触到了I2C总线,把学习的笔记总结了以下.I2C和其他的接口是不一样的,比如232,485等等,这些在嵌入式系统中都有预留接口,可以在上位机比如在windows平台
开发测试
程序来完成
Six-Classics-note-Me
·
2022-10-18 10:08
嵌入式系统
shell脚本编程
学习
linux
zynq
7000 的HDMI 显示SD卡内图片文件
本文是
zynq
7000的HDMI显示实验一文的继续,在上文中显示的内容包含在代码中,而本文直接显示SD卡里的BMP图片文件。你必须先完成了
zynq
7000的HDMI显示实验,才能本实验。
leon_zeng0
·
2022-10-18 08:50
fpga
zynq
zynq
hdmi
SD
图形显示
【稀缺资源】基于FPGA的CameraLink OUT视频案例
本篇文章我们将重点分享CameraLinkOUT的视频案例,提供给广大用户朋友做一个参考作用,可以迅速运用到前段时间发布的TL6678ZH-EVM(C6678+
Zynq
-7045/7100)评估板中,在上周创龙积极进行了
Tronlong创龙
·
2022-10-18 08:19
Zynq-7045/7100
java
fpga
嵌入式
编程语言
基于插值算法和Gardner定时误差检测的OOK信号定时同步的FPGA实现
我们的目标是用外部提供50MHz时钟的
zynq
7100芯片实现400MHz采样频率和100Mbps的OOK数字基带信号的定时同步。 采用传统的锁相环技术实现定时同步时,本地时钟需要有较高的频率。
Chenxr32
·
2022-10-17 10:43
FPGA
fpga开发
算法
Python编程练习9:查找设备拥有的串口列表
一般开发串口需要用到虚拟串口工具VirtualSerialPortDriver,这个工具允许你在自己电脑上虚拟出一对com口,非常方便后续程序的
开发测试
。
科研学社
·
2022-10-17 10:28
Xilinx DPU 新玩法,加速 AI 应用落地
它包含一组高度优化的指令,并支持大多数卷积神经网络,例如VGG、ResNet、GoogLeNet、YOLO、SSD、MobileNet、FPN等,可将DPUIP作为一个模块集成到所选
Zynq
®-7000SoC
米尔MYIR
·
2022-10-14 18:55
xilinx
zynq
开发板
技术文章
AI计算
ADAS智能驾驶
北京农商银行的云端 DevOps 之道
它是如何架构其
开发测试
与运维管理平台的呢?北京农商银行改制成立于2005年10月19日,是国务院批准组建的首家省级股份制农村商业银行,下辖694家网点。
u013424982
·
2022-10-13 11:20
devops
运维管理
金融
ZYNQ
定时器中断实验——FPGA Vitis篇
中断介绍2.1.SGI中断(软件产生中断)2.2.PPI中断(CPU私有外设中断)2.3.SPI中断3.Vivado工程编写4.Vitis工程编写5.实验总结6.工程源码下载1.前言本实验介绍如何使用
ZYNQ
BIGMAC_1017
·
2022-10-10 09:41
FPGA
fpga
arm
verilog
[每周一更]-(第13期):灰度测试的解释说明
我们正常开发项目,都会经历到
开发测试
、测试机测试然后逐步转到线上环境里测试并验收,但是这上线过程可能存在很多不确定的因素,为了保证更完善稳定的上线项目和用户的体验,有了灰度测试,作为一种过渡手段。
ifanatic
·
2022-10-09 11:18
每周一更
前端
使用Mock.js和json server快速生成前端测试数据
下面演示的是我总结的一个使用示例,帮助大家参考学习,看完后,如果大家有其他需求,可以参考Mock.js的官方文档,需要生成哪些格式的数据,复制样例代码即可,本案例重在演示如何使用Mock.js和jsonserver自动生成前端
开发测试
用的接口数据
害恶细君
·
2022-10-08 08:29
Web前端
前端
单元测试
测试工具
node.js
npm
ZYNQ
飞控设计-PX4开发环境搭建
PX4开发环境搭建PX4源码的下载编译Linux下的环境变量配置自己的工作环境设置别名PX4源码的下载编译PX4源码下载完成后,使用make指令编译不成功。分析原因如下:我的系统安装了linux版的Vivado2018.3,此软件安装后,会在用户路径下使用脚本添加环境变量,即在/home/gsl下的.banshrc文件内使用如下添加Vivado使用的工具。source/tools/Xilinx/V
weixin_36150979
·
2022-10-05 07:15
PX4
linux
ZYNQ
EMIO UART串口实验
在市面上能见到的
zynq
教程中,看的到的uart实验,都是使用的MIO,这是最简单的,但是有一个问题,那就是MIO是只连接到PS的,对PL端口是透明的,这就产生了一个问题:当我想使用任意分配在引脚的UART
JimmyMcgilI
·
2022-10-04 17:27
FPGA
Verilog
ZYNQ
EMI
UAR
ZYNQ
之路--程序固化教程
我们刚开始使用
ZYNQ
时,习惯使用JTAG在线将
ZYNQ
的PS和PL部分的配置文件烧录进
ZYNQ
,这样方便我们进行调试,但是却带来了掉电配置文件丢失的问题,因此,在我们学习
ZYNQ
的路上,必须要学会如何把配置文件保存进非易失的存储器件当中去
背影疾风
·
2022-10-02 07:57
嵌入式硬件
fpga开发
硬件工程
学习
ZYNQ
之路--带你弄明白Vivado设计流程
目录界面介绍设计流程设计综合实现生成比特流其它结尾哈喽大家好,这一篇
ZYNQ
之路我想给大家介绍一下Vivado的入门级使用。为什么要写这篇博客呢?当然不是因为水啦!
背影疾风
·
2022-10-02 07:57
学习
fpga开发
嵌入式硬件
硬件工程
zynq
tcp如何从网口发数据_
ZYNQ
_PL与PS的DDR交互
ZYNQ
7000系列中PS端与PL端的通信都是通过AXI总线进行连接的,利用好AXI协议是PS与PL交互的基础,因此设计这个实验来进一步了解两者间的通信。
weixin_39658900
·
2022-10-02 07:56
zynq
tcp如何从网口发数据
linux怎么读
zynq
的ddr数据,Zedboard &
Zynq
图像采集 视频开发 (三) AXI4总线读写DDR
/*-----------------------------------------------------------------------CONFIDENTIALINCONFIDENCEThisconfidentialandproprietarysoftwaremaybeonlyusedasauthorizedbyalicensingagreementfromEEPROM.Intheeve
许来西
·
2022-10-02 07:56
ZYNQ
进阶之路12--自定义AXI-FULL IP实现PL端向DDR3写数据和PS端实现高速通讯
ZYNQ
进阶之路12--自定义AXI-FULLIP实现PL端向DDR3写数据和PS端实现高速通讯导语配置PS端新建工程按照如下步骤配置PS端自定义AXI-FULLIP自定义AXI-LiteSlave代码
鹏哥DIY
·
2022-10-02 07:50
zynq
FPGA
ZYNQ进阶之路
xilinx
zynq
axi_full
gic
axi
ZYNQ
进阶之路13--自定义AXI-FULL IP实现PS和PL双向高速通讯
ZYNQ
进阶之路13--自定义AXI-FULLIP实现PS和PL双向高速通讯导语实现步骤结语导语不好意思,这篇博文又来晚了,是繁忙阻碍了博主博客的更新,其实博主想要有好多关于技术的话要说,奈何文采有限,
鹏哥DIY
·
2022-10-02 07:19
zynq
FPGA
ZYNQ进阶之路
zynq
axi-full
xilinx
fpga
DDR
ZYNQ
之路--制作AXI4 接口IP的思路
这篇
ZYNQ
之路给大家带来使用AXI总线读写DDR的介绍,此篇博客的意义在于:AXI总线基础学习PL-PS交互学习创建带有AXI总线接口的IP核理解AXI总线IP的移植PL与PS交互方式上面的图片展示了
背影疾风
·
2022-10-02 07:18
fpga开发
嵌入式硬件
硬件工程
DL--常用增强学习实验环境 I (MuJoCo, OpenAI Gym, rllab, DeepMind Lab, TORCS, PySC2)
话说很久以前,因为没有统一的
开发测试
平台,大家都会自己实现,有用C/C++的,有用Python,还有用Matlab的。所以大
born-in-freedom
·
2022-09-30 07:08
深度强化学习
常用增强学习实验环境
强化学习实验环境 I (MuJoCo, OpenAI Gym, rllab, DeepMind Lab, TORCS, PySC2)
话说很久以前,因为没有统一的
开发测试
平台,大家都会自己实现,有用C/C++的,有用Python,还有用Matlab的。所以大家论
AITBOOK
·
2022-09-30 07:08
强化学习
强化学习笔记
强化学习
Docker 基础操作
基本docker技术简介#使用场景:搭建环境(
开发测试
等)微服务架构(k8s)---基于容器#docker与传统的vm对比#启动速度vm一般几十秒或者几分钟docker几秒或者几十毫秒#大小vm几个G几十
Ss#plus
·
2022-09-28 17:21
docker
docker
微信小程序开发教程
不过在
开发测试
之前还得做不少的准备工作:设置服务器域名:登录微
B2B2C研究院
·
2022-09-28 07:22
微信小程序
微信小程序
测试开发——项目
时间:2022-7-3到2022-7-9项目经理产品经理
开发测试
2.需求分析功能需求:文件类型:支持所有的文件压缩文件的个数:最
漫天 星辰
·
2022-09-24 09:24
测试开发
测试用例
ZYNQ
7000学习 7 创建并调用处理器外设的IP核
ZYNQ
7互联使用的是A
夜幕下的灯火
·
2022-09-22 14:59
ZYNQ7000
fpga
微信公众号
开发测试
环境配置
微信公众号
开发测试
natapp内网穿透phpStudy微信测试号natapp内网穿透natapp下载地址开启内网穿透教程内网穿透搭建一个地址,因为127.0.0.1这类地址无法配置安全域名,所以通过内网穿透拿到类似于解析过的地址使用
bug无罪
·
2022-09-22 11:14
前端
vue
微信公众号
Web 开发相关概念
Front-end:网站中用户看到的部分HTMLCSSJavaScript库和框架设计工具后端Back-end:网站中用户看不到的部分编程语言框架数据库API全栈Full-stack:具备前端和后端的能力计划架构设计
开发测试
部署维护
·
2022-09-17 09:46
前端web服务器http
zynq
-7000 vivado之address editor的使用
文章目录addresseditor的使用本文作为vivado使用过程中的注意事项做记录之用;addresseditor的使用该界面应用于
zynq
-7000处理器挂载于总线系统的编址界面,此编址旨在向SDK
yb_voyager
·
2022-09-15 14:01
FPGA-ZYNQ
fpga开发
Zynq
-7000 AMP运行模式下的软件切换及多版本固化运行
Zynq
平台AMP运行模式下的软件切换及多版本固化运行1.
Zynq
双裸核AMP运行环境构建11.1
Zynq
架构概要11.2
Zynq
启动与配置21.2.1启动流程概述31.2.2PS硬件启动阶段31.2.3PS
yb_voyager
·
2022-09-15 14:31
FPGA-ZYNQ
zynq
zynq
7000 中断原理分析及IO中断解析
Zynq
7000中断分析文章目录
Zynq
7000中断分析GIC及中断机理Crotex-A9常用汇编指令
Zynq
中断控制GPIO中断控制单IP双通道单IP多位双IP中断源GIC及中断机理Crotex-A9
yb_voyager
·
2022-09-15 14:31
FPGA-ZYNQ
zynq
Zynq
-7000基于
zynq
平台裸跑LWIP协议栈的详解(万字长文)
1.LWIP协议栈··11.1LWIP库··21.2LwIP原理分析··31.2.1动态内存管理··31.2.2数据包pbuf41.2.3网络接口··71.3PS的千兆以太网控制器··72.硬件部署··92.1Ethernet硬件设计··92.2Vivado工程创建··103.软件设计··133.1LwIPechoServer133.2EthernetServer构建··153.2.1系统平台··
yb_voyager
·
2022-09-15 14:31
FPGA-ZYNQ
以太网
Zynq
-7000 信号,接口,引脚
引脚供电PS和PL供电相互独立,但是PS供电必须在PL之前PS-PLMIO-EMIO信号和接口MIO是I\O外设连接的基础。但是MIO引脚个数只有54个。通过配置可将I\O信号连接到MIO引脚,通过EMIO接口,也可将PS内的I\O外设连接到PL中(包含PL器件引脚)。允许PS内的I\O外设控制器与PL内的用户定制逻辑连接,这样可以访问更多的器件引脚(PL引脚)。I\O控制器的I\O多路复用信号是
yb_voyager
·
2022-09-15 14:01
FPGA-ZYNQ
嵌入式
Zynq
-7000 PS重配置PL
环境搭建
Zynq
-7000的结构分为PS(ARM)和PL(FPGA),当然也可以理解为PL作为一种外设挂载在PS端。
yb_voyager
·
2022-09-15 14:01
FPGA-ZYNQ
嵌入式
Zynq
-7000 AXI总线接口和协议
amba_axi4.pdf,本文图片来源
Zynq
支持三种AXI总线,拥有三种AXI接口。
yb_voyager
·
2022-09-15 14:01
FPGA-ZYNQ
zynq
Zynq
-7000 SoC内的互联结构
互联结构实现
Zynq
-7000SOC内PS内各个模块的连接,以及PS和PL的连接.基于AXI高性能数据通路的PS互联在PS内用于连接各个模块主要包含OCM互联单元和中央互联单元OCM互联centralInterconnect
yb_voyager
·
2022-09-15 14:00
FPGA-ZYNQ
嵌入式
Zynq
-7000 SoC处理系统PS的构成
Zynq
-7000SoC处理系统PS的构成应用处理器单元(APU)应用处理单元高性能特性,兼容ARM处理器即:存储器单元DDR控制器Quad-SPI控制器静态存储器控制器I/O外设两个三模式以太网控制器两个
yb_voyager
·
2022-09-15 14:00
FPGA-ZYNQ
嵌入式
为什么有些程序员比你早下班?原因就是这个!
目录前言Jenkins作用下载安装Jenkins启动Jenkins新建Jenkins任务配置Jenkins任务效果展示后记前言上周五快下班的时候,约朋友聚聚,朋友却说晚上要加班执行脚本,白天在
开发测试
阶段
Python知识圈
·
2022-09-15 03:10
zynq
-linux的相关脚本分析
米联客公司提供的
zynq
-linux的相关脚本分析,欢迎讨论。参考视频连接https://www.bilibili.com/video/BV1WE411g7dY?
qq_43222996
·
2022-09-13 08:21
FPGA
linux
bash
运维
ZYNQ
7000 学习(二十一)
ZYNQ
7 双核处理的运行机制的原理和实现步骤
ZYNQ
7双核处理的运行机制的原理和实现步骤
ZYNQ
7的PS系统有两个ARM处理器核,我们要发挥最大化系统性能,就要将这两个核合理分配都用起来。
夜幕下的灯火
·
2022-09-11 19:03
ZYNQ7000
ZYQN7000
FPGA
fpga
ZYNQ
7000 学习 (十七)GPIO中断源的配置以及中断试验
视频十七:GPIO中断源的配置以及中断试验本视频的目的是和大家一起详细看看GPIO的中断源配置,以及从汇编代码层面带大家一起分析中断的过程情景。注意:这里的GPIO是包含MIO和EMIO的GPIO;中断源配置分析到产生52号中断;GPIO有128个,所以可以有128个52号中断,这些中断源“或”的关系产生中断请求。在上一个视频里面讲到了GPIO的输入输出的控制原理以及从寄存器层面和库函数层面分别做
夜幕下的灯火
·
2022-09-11 19:32
ZYNQ7000
zynq7000
fpga
上一页
28
29
30
31
32
33
34
35
下一页
按字母分类:
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他