fpga 串口uart笔记

不要轻易跳过这部分内容！
scope逻辑分析仪的抓包，为什么与实际数据不一致？？
可以改造为自适应波特率，可以再参考ISE Example.
包含了最主要的内容：亚稳态！输入信号的打拍！躲避亚稳态。这部分内容可以从ISE软件的例程可以找到类似内容：
File---->Open Example

 

 

 

 

认真体会下面语句，所谓打拍，要认真体会
always @(posedge sclk) begin
{rx2_reg,rx2,rx1}<={rx2,rx1,rx};
end
rx_flag的置位条件要看好！谁是1，谁是0，要掌握好。
else if (rx2_reg == 1'b1 && rx2 == 1'b0) begin
rx_flag <= 1'b1;