herryone123
herryone123

Vivado2017.4创建和封装用户IP核（使用Nexys4开发板）

      vivado不同于ISE的设计模式，vivado提供了以IP为中心的设计流程，可以帮助设计者快速的将自己的设计和算法转换成可重用的IP。

IP设计流程：

Vivado2017.4创建和封装用户IP核（使用Nexys4开发板）_第1张图片

一、创建用于创建IP的工程

按照这个链接创建即可，下一步对这个工程封装成一个IP核，然后其他的工程调用这个自定义的ip核

https://blog.csdn.net/kenjianqi1647/article/details/84821462

二、设置定制IP的库名和库目录

创建好IP工程之后

1、设置库名和库目录

Vivado2017.4创建和封装用户IP核（使用Nexys4开发板）_第2张图片

2、封装定制IP的实现

（1）Tools- Create and IP Package...

Vivado2017.4创建和封装用户IP核（使用Nexys4开发板）_第3张图片

 Vivado2017.4创建和封装用户IP核（使用Nexys4开发板）_第4张图片

Vivado2017.4创建和封装用户IP核（使用Nexys4开发板）_第5张图片

Vivado2017.4创建和封装用户IP核（使用Nexys4开发板）_第6张图片

Vivado2017.4创建和封装用户IP核（使用Nexys4开发板）_第7张图片

（2）IP参数配置

按照自己的需求填写

Vivado2017.4创建和封装用户IP核（使用Nexys4开发板）_第8张图片

（3）选择Compatibility,确认该IP核所支持的FPGA类型

Vivado2017.4创建和封装用户IP核（使用Nexys4开发板）_第9张图片

（4）File Groups,可以根据自己的需求添加一些额外的文件，如平台测试文件。

Vivado2017.4创建和封装用户IP核（使用Nexys4开发板）_第10张图片

（5）Customization Parameters,根据自己的需求定义参数

Vivado2017.4创建和封装用户IP核（使用Nexys4开发板）_第11张图片

（6）最后点击Package IP按钮，完成ip封装

Vivado2017.4创建和封装用户IP核（使用Nexys4开发板）_第12张图片

最后关闭当前工程

三、创建用于调用IP的工程

1、创建新工程

    按照普通方式创建即可

2、设置包含调用IP的路径

Vivado2017.4创建和封装用户IP核（使用Nexys4开发板）_第13张图片

 3、创建基于IP的系统

（1）Create Block Design

Vivado2017.4创建和封装用户IP核（使用Nexys4开发板）_第14张图片

 （2）添加自己设计的ip核

Vivado2017.4创建和封装用户IP核（使用Nexys4开发板）_第15张图片

（3）连线

Vivado2017.4创建和封装用户IP核（使用Nexys4开发板）_第16张图片

 Vivado2017.4创建和封装用户IP核（使用Nexys4开发板）_第17张图片

 （4）点击Create HDL Wrapper...

Vivado2017.4创建和封装用户IP核（使用Nexys4开发板）_第18张图片

Vivado2017.4创建和封装用户IP核（使用Nexys4开发板）_第19张图片

（4）综合、添加约束文件、实现、生成bit文件、下载即可

你可能感兴趣的:(Vivado)

  • set_clock_groups jh你好 硬件工程
    一、命令参数与工具处理逻辑核心参数定义参数定义工具行为工具兼容性-asynchronous完全异步时钟组，无任何相位或频率关系（如独立晶振、不同时钟树）工具完全禁用组间路径的时序分析，但需用户自行处理跨时钟域（CDC）问题XilinxVivado、IntelQuartus、Gowin（等效参数-Exclusive）-logically_exclusive逻辑互斥时钟组，同一时刻仅一个有效（如MUX
  • [Vivado] IP核学习之Block Memory Generator 奕天者 FPGA学习学习fpga开发ip
    具体参考Xilinx文档，pg058-blk-mem-genVersion8.4。一、BlockMemoryGenerator有什么用？BlockMemoryGenerator是Vivado中的IP核，即块存储器生成器。BlockMemoryGeneratorIP核是一种高级内存构造器，可使用Xilinxfpga中的嵌入式块RAM资源来生成面积和性能优化的内存空间。BlockMemoryGener
  • FPGA 学习笔记：Vivado 2020.2 MicroBlaze MIG 测试 DDR3 篇二 zhangsz_sh FPGA开发技术fpga开发学习
    前言因为FPGADDR3测试的工程搭建步骤比较的多，所以分成几篇来写，这样利于把复杂的事情拆分，利于理解与实际的操作上一篇搭建了初步的HelloWorld工程，还没写什么代码或者改什么配置，所以FPGA开发，并不是上来就写VerilogHDL，而是要把更多的时间用在：目标是什么？DDR3测试，正常DDR3能否当RAM一样使用清楚要做什么，这里通过搭建嵌入式软核处理器的方式，快速验证实现与验证：搭建
  • 【vivado】debug相关时钟及其约束关系 liuchj04 XilinxSoCFPGAfpga开发
    一、前言在xilinxfpga的degug过程中，经常出现由于时钟不对而导致的观测波形失败，要想能够解决这些问题需要了解其debug的组成环境以及之间的数据流。本文主要介绍debug过程中需要的时钟及各时钟之间的关系。二、debug相关时钟Vivado硬件管理器使用JTAG接口与VivadoDebug内核进行通信，DebugHub在FPGA器件的JTAG边界扫描（BSCAN）接口和VivadoDe
  • 听说Zynq-手把手教你自定义ip核并调用 不只会拍照的程序猿 听说ZYNQ嵌入式eclipseubuntufpgaverilog
    概述小编最近在研究Zynq，因为对其相对陌生，在探索过程中也遇到了不少坑，这里将如何创建IP核并调用的方法步骤总结记录，以免日后忘记。注意★环境：Vivado2018.2。开发板：digilent（迪芝伦）公司的ZYBO创建IP核创建工程1.打开vivado软件，选择CreateProject创建项目。2.输入工程名和路径，勾选createprojectsubdirectory，为你自动在目录下创
  • Vivado 约束文件XDC使用经验总结 宁静致远dream FPGA不积跬步
    1.1Vivado约束文件XDC使用经验总结1.1.1本节目录1）本节目录；2）本节引言；3）FPGA简介；4）Vivado约束文件XDC使用经验总结；5）结束语。1.1.2本节引言“不积跬步，无以至千里；不积小流，无以成江海。就是说：不积累一步半步的行程，就没有办法达到千里之远；不积累细小的流水，就没有办法汇成江河大海。1.1.3FPGA简介FPGA（FieldProgrammableGateA
  • Linux下VCS与Verdi联合仿真（Verilog与VHDL混仿） 超能力MAX fpga开发
    1.介绍本篇简单介绍一下如何通过VCS与Verdi实现混合仿真，在学习过程中也遇到了很多头疼的问题，因此通过一些例子简要总结一下，当然，也希望对各位小伙伴有所帮助。很多公司ASIC设计所使用的还是更加专业的EDA软件，即Synopsys下的VCS、Verdi这种（Vivado大多针对于自家FPGA），VCS编译速度极快，仿真效率高，Verdi支持信号追溯、无缝增加信号波形等功能。2.使用环境：Li
  • vivado实现FFT和IFFT信号处理 寒听雪落 信号处理_通信原理FPGA专栏_verilog信号处理算法
    一，FFT的物理意义FFT是离散傅立叶变换的快速算法，可以将一个信号变换到频域。有些信号在时域上是很难看出什么特征的，但是如果变换到频域之后，就很容易看出特征了。这就是很多信号分析采用FFT变换的原因。另外在频谱分析方面，FFT可以将一个信号的频谱提取出来。一个模拟信号，经过ADC采样（采样频率要大于信号频率的两倍）之后，就变成了数字信号。采样得到的数字信号，就可以做FFT变换了。N个采样点，经过
  • 时钟结构设计 cckkppll fpga开发
    时钟结构设计现在已经清楚地说明时钟决策的主要考虑因素，下面将介绍如何为设计提供需要的时钟。推断无需用户干预，Vivado综合工具就可以自动为所有时钟结构设定全局缓存(BUFG)，直到架构允许的最大数量（除非用综合工具另行设定或加以控制）。如前文所述，BUFG能够提供满足大多数时钟需求的、受控良好的低偏差网络。除非器件上的BUFG数量或功能无法满足设计的时钟要求，无需另行干预。但是如果对时钟结构施加
  • 常用软件安装包 sinat_39901027 edaic
    Vivadovivado2022.2链接：https://pan.baidu.com/s/1ddVXKjxPZ5OL4gPSKMzwLg提取码：wmwkvivado2021.2链接：链接：https://pan.baidu.com/s/1EcrkcZzTe6v9LRnc5Fp0bg提取码：9tf8vivado2020.3链接：https://pan.baidu.com/s/1gFcHPX1cOnj
  • vivado CLOCK_DELAY_GROUP、CLOCK_LOW_FANOUT cckkppll fpga开发
    CLOCK_DELAY_GROUPLAY_GROUP属性标识具有相同MMCM的相关时钟，PLL、GT源或公共驱动器，应在放置和布线过程中进行平衡减少时钟之间的定时路径上的时钟偏斜。提示：时钟匹配（通过Clock_DELAY_GROUP属性）用于相同的MMCM、PLL或GT源。体系结构支持UltraScale、UltraScale+和VersalACAP体系结构。适用对象•直接连接到全局时钟输出的时
  • FPGA实现光纤通信(3)——光纤8b/10b编码数据回环 得之坦然，失之淡然。 FPGA学习笔记fpga开发开源
    前言光纤通信属于高速串行通信，具有较高的数据传输速率，通常用于服务器以及通信设备之间用于高速数据交换，对于xilinx7系列的FPGA，内部具有集成的高速接口用于实现光纤通信。本次就来实现8b/10b编码数据回环。测试环境：vivado版本：2020.02FPGA芯片：XC7K70T测试说明：进行光纤8B/10B编码数据回环测试8B/10B编码简介8b/10b编码是由IBM公司的Widmer和Fr
  • FPGA入门学习之Vivado-数码管驱动设计实验 ZdqDeveloper fpga开发学习FPGA
    在本篇文章中，我们将介绍如何使用Vivado软件进行FPGA的数码管驱动设计实验。数码管是一种常见的输出设备，用于显示数字或字符等信息。通过本实验，您将学习如何使用FPGA来控制数码管的显示，并编写相应的Verilog代码。实验准备：Vivado软件的安装和配置。FPGA开发板（如Xilinx的Basys3）。实验步骤：步骤1：创建新工程打开Vivado软件，并选择"CreateProject"来
  • 《基于FPGA的Cortex-M3软核基本SOC设计及外设开发详解》 HWxuYnO fpga开发程序人生
    基于FPGA的Cortex-M3软核基本SOC设计实现基于FPGA的Cortex-M3软核基本SOC，系统外设包括GPIO和UART串口。开发基于vivado2019.2和vitis，理论上可适用于任何版本的vivado，并且附带本人编写的详细开发文档，能够快速完成工程的移植。在该工程基础上可进一步开发更多的功能。ID:42100675319624107小小读者ok基于FPGA的Cortex-M3
  • FPGA 时钟树缓存布局布线 cckkppll fpga开发
    时钟树缓存布局布线在以下阶段，Vivado布局器确定MMCM/PLL，全局时钟缓存和时钟根的位置，同时遵守物理XDC约束：1.I/O和时钟布局布局器根据连接规则和用户约束布局I/O缓存和MMCM/PLL。布局器将时钟缓存分配给时钟区域，但不分配给单个site位置，除非使用LOC属性进行约束。只有仅驱动非时钟负载的时钟缓存可以基于它们的驱动器和负载的布局移动到该流程中稍后的不同时钟区域。在此阶段的任
  • vivado生成ltx文件命令_实验室自研工具Vivado Batch Mode Tool介绍！ 电动星球蟹老板 vivado生成ltx文件命令
    这里从两个方面分别进行说明，为什么要使用Vivado的Batchmode。1、流程操作效率我所谓的流程操作效率，是指在使用Vivado时，通过键盘输入、鼠标点击以及进行等待等实际外部操作的效率。例如我需要打开一个Vivado工程，并进行Synthesis，那么在GUI下是这样的流程操作：点击打开VivadoGUI并等待----用Vivado点击打开对应的.xpr文件并等待----点击runSynt
  • Verilog中阻塞赋值和非阻塞赋值的区别？ 张小侃 数字IC知识fpga硬件
    阻塞赋值“=”对应组合逻辑电路赋值（无存储功能，立即赋值），并且会阻塞后面的赋值操作，非阻塞赋值“<=”对应时序逻辑电路赋值（有存储功能），所有非阻塞赋值操作在同一时刻进行赋值。下面分别通过vivado综合不同情况赋值的代码。第一种：在时序逻辑电路中使用阻塞赋值，通过综合后的电路可以看出非阻塞赋值综合出来的电路时立即执行赋值操作，和组合逻辑电路特性一致，无缓存功能，out_o直接被优化掉了。alw
  • xilinx vivado PULLMODE 设置思路 坚持每天写程序 fpga开发
    1.xilinx引脚分类XilinxIO的分类：以XC7A100TFGG484为例，其引脚分类如下：1.UserIO(用户IO)：用户使用的普通IO1.1专用(Dedicated)IO：命名为IO_LXXY_#、IO_XX_#的引脚，有固定的特定用途，多为底层特定功能的直接实现，如差分对信号、关键控制信号等，不能随意变更。1.2多功能(Multi-Function)IO：命名为IO_LXXY_ZZ
  • FPGA随记——赛灵思OOC功能 一口一口吃成大V FPGA随记fpga开发
    在这里，我们简要介绍一下Vivado的OOC（Out-of-Context）综合的概念。对于顶层设计，Vivado使用自顶向下的全局（Global）综合方式，将顶层之下的所有逻辑模块都进行综合，但是设置为OOC方式的模块除外，它们独立于顶层设计而单独综合。通常，在整个设计周期中，顶层设计会被多次修改并综合。但有些子模块在创建完毕之后不会因为顶层设计的修改而被修改，如IP，它们被设置为OOC综合方式
  • zybo上运行linux,Zybo开发板linux作业系统移植 周行文 zybo上运行linux
    文章主要介紹zyboboard上linux作业系统移植过程。分别介绍了开发环境搭建、U-boot编译、linux内核编译、busybox制作等流程及注意事项。文章使用的开发板是zynq7000系列的zyboboard。Vivado版本是2015.1.主机系统是Debian9.1.开发环境搭建工欲善其事必先利其器，做开发前搭建好编译环境是重要的一步，这些步骤大体上都相同，然而对于不同的系统平台、硬件
  • 用VCS直接仿真vivado工程 啊节奏不对 vcs仿真fpga开发risc-v嵌入式硬件
    用VCS直接仿真vivado工程前言编译vcs仿真库simulation设置RunSimulation写Makefile执行脚本，运行vcs仿真前言在日常搬砖过程中，在ICdesign进行fpga原型验证时，在上fpga测试之前，往往需要对vivado工程进行仿真，而vivado工程中可能存在较多的xilinxip或者blockdesign，直接使用vivado仿真，速度难以接收。如果使用vcs进
  • Xilinx Vivado的RTL分析（RTL analysis）、综合（synthesis）和实现 2401_84185145 程序员fpga开发
    理论上，FPGA从编程到下载实现预期功能的过程最少仅需要上述7个步骤中的4、5、6和7，即RTL分析、综合、实现和下载。其中的RTL分析、综合、实现的具体含义和区别又是什么？2、RTL分析（RTLanalysis）一般来讲，通常的设计输入都是Verilog、VHDL或者SystemVerilog等硬件描述语言HDL编写的文件，RTL分析这一步就是将HDL语言转化成逻辑电路图的过程。比如HDL语言描
  • ARM/Linux嵌入式面经（三二）：百度 TrustZone_Hcoco ARM/Linux嵌入式面试arm开发dubbo芯片嵌入式硬件单片机
    文章目录RTOS了解吗，展开讲一下对RTOS的线程和任务管理相关的有了解吗RTOS的线程和任务管理相关了解追问有深度的技术问题及答案vivado这个硬件平台怎么用的Vivado硬件平台使用了解追问有深度的技术问题及答案项目系统架构、配置是怎样的项目系统架构与配置系统架构配置追问有深度的技术问题及答案遇到的难点，怎么解决的？遇到的难点及解决方法追问有深度的技术问题及答案Linux上的异步IO了解过吗
  • USER_CROSSING_SLR cckkppll fpga开发
    在堆叠硅互连（SSI）设备上放置设计元素时，您可以使用要管理的USER_SLR_ASSIGNMENT、USER_CROSSING_SLR和USER_SLL_REG属性逻辑分区和Vivado放置工具的行为。SSI设备由以下部分组成多个超逻辑区域（SLR），由称为超长线的插入器连接连接连接起来（SLL）。有关在单反相机中放置和布线的更多信息，请参阅中的此链接Vivado设计套件的超快设计方法指南（UG
  • vivado U_SET cckkppll fpga开发
    将具有附加相对位置（RLOC）约束的设计元素分组，这些约束是分布在整个设计层次结构中，形成一个集合。U_SET是HDL设计源文件中的一个属性，不会出现在综合或实施的设计。U_SET在定义相对放置宏时使用，或者RTL设计中的RPM。有关使用这些属性和定义的更多信息RPM，请参阅《Vivado设计套件用户指南：使用约束》（UG903）[参考文献19]。而H_SET或HU_SET用于根据设计定义逻辑元素
  • 【xilinx】解决vivado中 I/O 时钟布局器错误 神仙约架 xilinxfpga开发时钟vivado时钟布局
    典型时钟AMD设备上的典型时钟电路结构如下：输入端口(IBUF)→BUFG→FDCE/C如果使用MMCM或PLL修改时钟，则其结构如下：输入端口(IBUF)→BUFG→MMCM/PLL→BUFG→FDCE/C对于GT时钟，其结构如下：GT_QUAD→BUFG_GT→FDCE/CI/O时钟布局阶段可能会发生错误，表明该工具无法放置时钟结构直到最后一个BUFG。分析发生这种情况的原因可能有多种：时钟结
  • 超详细的 Vivado 2021.1 安装教程（适合新手） shuai_258 Vivado2021.1c++人工智能fpga开发
    Vivado是Xilinx推出的FPGA和SoC设计工具。对于新手来说，安装和配置Vivado可能有些复杂，因此本文将详细讲解每一个步骤，并介绍如何免费激活Vivado。1.系统要求确保你的电脑满足以下要求：操作系统：Windows：Windows1064-bitLinux：CentOS7.x/8.x,RedHat7.x/8.x,Ubuntu18.04/20.04内存：16GB（最低8GB）硬盘空
  • vivado SLEW cckkppll fpga开发
    SLEW为配置了I/O标准的输出缓冲区指定了输出缓冲区转换速率支持可编程输出转换速率。架构支持所有架构。适用对象•端口（get_Ports）°连接输出或双向端口•单元（get_cell）°输出缓冲器（所有OBUF变体）价值观•慢速（默认）•中等：适用于UltraScale体系结构，仅适用于高性能（HP）I/O。•快速SyntaxVerilogSyntaxTosetthisattributewhen
  • Vitis/Vivado HLS 流水线中的存储依赖——解决方法之二 优质蛋白 - 芯片打工人 高层次综合HLSfpga开发经验分享fpga嵌入式硬件
    和上一篇内容Vitis/VivadoHLS流水线中的存储依赖——解决方法之一中一样，考虑以下函数模块，voidExampleModule(hls::streamstrm_in,hls::streamstrm_out){#pragmaHLSINTERFACEmode=ap_ctrl_noneport=returnt_datamem[2*N];#pragmaHLSBIND_STORAGEvariabl
  • vivado RPM cckkppll fpga开发
    RPM属性是分配给定义集的逻辑元素的只读属性通过RTL源文件中的H_SET、HU_SET或U_SET属性。当RTL源文件中也存在RLOC时，H_SET、HU_SET和U_SET属性转换为合成网表中单元格的只读RPM属性。HU_SET在VivadoDesign的文本编辑器中的RTL源文件上可以看到U_SET属性一套。但是，在单元格对象的“属性”窗口中，会显示RPM属性。For有关使用这些属性和定义R
  • jquery实现的jsonp掉java后台 知了ing javajsonpjquery
    什么是JSONP？ 先说说JSONP是怎么产生的： 其实网上关于JSONP的讲解有很多，但却千篇一律，而且云里雾里，对于很多刚接触的人来讲理解起来有些困难，小可不才，试着用自己的方式来阐释一下这个问题，看看是否有帮助。 1、一个众所周知的问题，Ajax直接请求普通文件存在跨域无权限访问的问题，甭管你是静态页面、动态网页、web服务、WCF，只要是跨域请求，一律不准； 2、
  • Struts2学习笔记 caoyong struts2
    SSH : Spring + Struts2 + Hibernate 三层架构(表示层,业务逻辑层,数据访问层) MVC模式 (Model View Controller) 分层原则:单向依赖，接口耦合 1、Struts2  =  Struts  + Webwork 2、搭建struts2开发环境    a>、到www.apac
  • SpringMVC学习之后台往前台传值方法 满城风雨近重阳 springMVC
    springMVC控制器往前台传值的方法有以下几种： 1.ModelAndView    通过往ModelAndView中存放viewName：目标地址和attribute参数来实现传参：      ModelAndView mv=new ModelAndView();  mv.setViewName="success
  • WebService存在的必要性？ 一炮送你回车库 webservice
    做Java的经常在选择Webservice框架上徘徊很久，Axis  Xfire Axis2 CXF ，他们只有一个功能，发布HTTP服务然后用XML做数据传输。 是的，他们就做了两个功能，发布一个http服务让客户端或者浏览器连接，接收xml参数并发送xml结果。 当在不同的平台间传输数据时，就需要一个都能解析的数据格式。 但是为什么要使用xml呢？不能使json或者其他通用数据
  • js年份下拉框 3213213333332132 java web ee
    <div id="divValue">test...</div>测试 //年份 <select id="year"></select> <script type="text/javascript"> window.onload =
  • 简单链式调用的实现技术 归来朝歌 方法调用链式反应编程思想
    在编程中，我们可以经常遇到这样一种场景：一个实例不断调用它自身的方法，像一条链条一样进行调用 这样的调用你可能在Ajax中，在页面中添加标签： $("<p>").append($("<span>").text(list[i].name)).appendTo("#result");   也可能在HQ
  • JAVA调用.net 发布的webservice 接口 darkranger webservice
    /** * @Title: callInvoke * @Description: TODO(调用接口公共方法) * @param @param url 地址 * @param @param method 方法 * @param @param pama 参数 * @param @return * @param @throws BusinessException
  • Javascript模糊查找 | 第一章 循环不能不重视。 aijuans Way
    最近受我的朋友委托用js+HTML做一个像手册一样的程序，里面要有可展开的大纲，模糊查找等功能。我这个人说实在的懒，本来是不愿意的，但想起了父亲以前教我要给朋友搞好关系，再加上这也可以巩固自己的js技术，于是就开始开发这个程序，没想到却出了点小问题，我做的查找只能绝对查找。具体的js代码如下： function search(){ var arr=new Array("my
  • 狼和羊，该怎么抉择 atongyeye 工作
    狼和羊，该怎么抉择 在做一个链家的小项目，只有我和另外一个同事两个人负责，各负责一部分接口，我的接口写完，并全部测联调试通过。所以工作就剩下一下细枝末节的，工作就轻松很多。每天会帮另一个同事测试一些功能点，协助他完成一些业务型不强的工作。 今天早上到公司没多久，领导就在QQ上给我发信息，让我多协助同事测试，让我积极主动些，有点责任心等等，我听了这话，心里面立马凉半截，首先一个领导轻易说
  • 读取android系统的联系人拨号 百合不是茶 androidsqlite数据库内容提供者系统服务的使用
           联系人的姓名和号码是保存在不同的表中,不要一下子把号码查询来,我开始就是把姓名和电话同时查询出来的,导致系统非常的慢   关键代码:     1, 使用javabean操作存储读取到的数据 package com.example.bean; /** * * @author Admini
  • ORACLE自定义异常 bijian1013 数据库自定义异常
    实例： CREATE OR REPLACE PROCEDURE test_Exception ( ParameterA IN varchar2, ParameterB IN varchar2, ErrorCode OUT varchar2 --返回值,错误编码 ) AS /*以下是一些变量的定义*/ V1 NUMBER; V2 nvarc
  • 查看端号使用情况 征客丶 windows
    一、查看端口 在windows命令行窗口下执行： >netstat -aon|findstr "8080" 显示结果： TCP     127.0.0.1:80         0.0.0.0:0    &
  • 【Spark二十】运行Spark Streaming的NetworkWordCount实例 bit1129 wordcount
    Spark Streaming简介   NetworkWordCount代码   /* * Licensed to the Apache Software Foundation (ASF) under one or more * contributor license agreements. See the NOTICE file distributed with
  • Struts2 与 SpringMVC的比较 BlueSkator struts2spring mvc
    1. 机制：spring mvc的入口是servlet，而struts2是filter，这样就导致了二者的机制不同。 2. 性能：spring会稍微比struts快。spring mvc是基于方法的设计，而sturts是基于类，每次发一次请求都会实例一个action，每个action都会被注入属性，而spring基于方法，粒度更细，但要小心把握像在servlet控制数据一样。spring
  • Hibernate在更新时，是可以不用session的update方法的(转帖） BreakingBad Hibernateupdate
    地址：http://blog.csdn.net/plpblue/article/details/9304459 public void synDevNameWithItil() {Session session = null;Transaction tr = null;try{session = HibernateUtil.getSession();tr = session.beginTran
  • 读《研磨设计模式》-代码笔记-观察者模式 bylijinnan java设计模式
    声明： 本文只为方便我个人查阅和理解，详细的分析以及源代码请移步 原作者的博客http://chjavach.iteye.com/ import java.util.ArrayList; import java.util.List; import java.util.Observable; import java.util.Observer; /** * “观
  • 重置MySQL密码 chenhbc mysql重置密码忘记密码
    如果你也像我这么健忘，把MySQL的密码搞忘记了，经过下面几个步骤就可以重置了（以Windows为例，Linux/Unix类似）： 1、关闭MySQL服务 2、打开CMD，进入MySQL安装目录的bin目录下，以跳过权限检查的方式启动MySQL mysqld --skip-grant-tables  3、新开一个CMD窗口，进入MySQL mysql -uroot  
  • 再谈系统论，控制论和信息论 comsci 设计模式生物能源企业应用领域模型
                               再谈系统论，控制论和信息论     偶然看
  • oracle moving window size与 AWR retention period关系 daizj oracle
    转自： http://tomszrp.itpub.net/post/11835/494147 晚上在做11gR1的一个awrrpt报告时,顺便想调整一下AWR snapshot的保留时间,结果遇到了ORA-13541这样的错误.下面是这个问题的发生和解决过程. SQL> select * from v$version; BANNER -------------------
  • Python版B树 dieslrae python
    话说以前的树都用java写的,最近发现python有点生疏了,于是用python写了个B树实现,B树在索引领域用得还是蛮多了,如果没记错mysql的默认索引好像就是B树... 首先是数据实体对象,很简单,只存放key,value class Entity(object): '''数据实体''' def __init__(self,key,value)
  • C语言冒泡排序 dcj3sjt126com 算法
    代码示例： # include <stdio.h> //冒泡排序 void sort(int * a, int len) { int i, j, t; for (i=0; i<len-1; i++) { for (j=0; j<len-1-i; j++) { if (a[j] > a[j+1]) // >表示升序
  • 自定义导航栏样式 dcj3sjt126com 自定义
    -(void)setupAppAppearance { [[UILabel appearance] setFont:[UIFont fontWithName:@"FZLTHK—GBK1-0" size:20]]; [UIButton appearance].titleLabel.font =[UIFont fontWithName:@"FZLTH
  • 11.性能优化-优化-JVM参数总结 frank1234 jvm参数性能优化
    1.堆 -Xms --初始堆大小 -Xmx --最大堆大小 -Xmn --新生代大小 -Xss --线程栈大小 -XX:PermSize  --永久代初始大小 -XX:MaxPermSize  --永久代最大值 -XX:SurvivorRatio --新生代和suvivor比例,默认为8 -XX:TargetSurvivorRatio --survivor可使用
  • nginx日志分割 for linux HarborChung nginxlinux脚本
    nginx日志分割 for linux 默认情况下，nginx是不分割访问日志的，久而久之，网站的日志文件将会越来越大，占用空间不说，如果有问题要查看网站的日志的话，庞大的文件也将很难打开，于是便有了下面的脚本   使用方法，先将以下脚本保存为 cutlog.sh，放在/root 目录下，然后给予此脚本执行的权限   复制代码代码如下: chmo
  • Spring4新特性——泛型限定式依赖注入 jinnianshilongnian springspring4泛型式依赖注入
    Spring4新特性——泛型限定式依赖注入 Spring4新特性——核心容器的其他改进 Spring4新特性——Web开发的增强 Spring4新特性——集成Bean Validation 1.1(JSR-349)到SpringMVC  Spring4新特性——Groovy Bean定义DSL Spring4新特性——更好的Java泛型操作API  Spring4新
  • centOS安装GCC和G++ liuxihope centosgcc
    Centos支持yum安装，安装软件一般格式为yum install .......，注意安装时要先成为root用户。 按照这个思路，我想安装过程如下： 安装gcc：yum install gcc 安装g++： yum install g++ 实际操作过程发现，只能有gcc安装成功，而g++安装失败，提示g++ command not found。上网查了一下，正确安装应该
  • 第13章 Ajax进阶（上） onestopweb Ajax
    index.html <!DOCTYPE html PUBLIC "-//W3C//DTD XHTML 1.0 Transitional//EN" "http://www.w3.org/TR/xhtml1/DTD/xhtml1-transitional.dtd"> <html xmlns="http://www.w3.org/
  • How to determine BusinessObjects service pack and fix pack blueoxygen BO
    http://bukhantsov.org/2011/08/how-to-determine-businessobjects-service-pack-and-fix-pack/   The table below is helpful. Reference   BOE XI 3.x 12.0.0. y BOE XI 3.0 12.0. x. y BO
  • Oracle里的自增字段设置 tomcat_oracle oracle
    　大家都知道吧，这很坑，尤其是用惯了mysql里的自增字段设置，结果oracle里面没有的。oh，no 　　我用的是12c版本的，它有一个新特性，可以这样设置自增序列，在创建表是，把id设置为自增序列 create table t ( id 　　 　　 number generated by default as identity (start with 1 increment b
  • Spring Security（01）——初体验 yang_winnie springSecurity
    Spring Security（01）——初体验     博客分类： spring Security Spring Security入门安全认证        首先我们为Spring Security专门建立一个Spring的配置文件，该文件就专门用来作为Spring Security的配置
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他