Quartus II SignalTap使用心得

　　最近在研究SignalTap，翻了许多博客，也请教了好多前辈，收获了不少，在此做一个总结。
　　我用的Quartus II版本是64-Bit Version 15.0.2 Build 153，所用的语言是VHDL。
　　首先说一下SignalTap和ModuleSim的区别，很显然这是两个不同的东西，SignalTap是集成于Quartus II的，是通过JTAG来抓取实际信号用于分析的，而ModuleSim则是独立于Quartus II，是用于进行功能仿真的一个软件。
　　一般的话，用ModuleSim进行功能仿真肯定是第一步，功能验证正确之后，再将代码烧写到板子里去，查看运行结果，这时候我们就需要用到SignalTap这个工具。这个工具位于Tools->SignalTap II Logic Analyzer里面。
　　打开SignalTap这个软件，可以看到他大致分为以下几部分。

　　这部分是JTAG Chain，用于显示JTAG的连接情况、FPGA芯片的名称以及sof文件的下载。



　　这部分是用于显示当前的状态以及资源消耗等信息。



　　这部分用于显示配置信息。Sample depth就是采集的数据的个数，采集的个数越多则需要的RAM的数量就越多，RAM type则是使用的RAM的类型。因为SignalTap需要占用资源，所以设置不当有可能导致板子上布线布不下。



　　这里很重要的一个地方就是Trigger，就是设置触发状态，比如你要监视的是某个FIFO的输出，如果你不设置触发，那么你一次只能看到FIFO的一个值输出，而不是一连串的值输出，可能这边你还不是很明白，后面会给大家放示意图。这边的Node就是设置的触发信号，下面的Pattern就是触发的条件，这里的触发条件选的是da_ren这个信号置高。当然也可以选择某个信号上升沿或者下降沿的情况下进行信号捕捉。



　　这里是选择信号的地方，你要选择什么信号，就需要在这里进行添加。
　　下面将一下具体的使用方法。
　　首先需要将工程编译一下，然后进入这个界面，在Signal Configuration的Clock处进行基准时钟的选择。



　　Options这一栏默认是隐藏的，点击图中红框的位置，可以进行显示。Filter中的几个选项具有有什么区别，我也不太清楚，默认的值是SignalTap II:post-fitting，但是这样的话就会有一些信号找不到，而且信号后面有~，不清楚具体什么含义。如果要查看所有的信号的话，就选择SignalTap II: pre-synthesis，暂时不知道这个选项会对结果产生什么影响，等后续了解了会在博客上进行更新。Look in就是将范围缩小，如果是一个大工程的话，直接点击List会得到太多的信号，要找到想要的信号就会比较麻烦，Include subentities是说是否包含子模块，Hierarchy view则是说是否以树状展示。一般两者我们都会进行勾选。
　　在Signal Configuration的Data部分，选择Sample depth和RAM，这个按照默认值就行了，如果剩余的RAM还很多，可以多采样。



　　这是添加信号的图示，后面的Trigger Conditions意思是当满足某个条件的时候，进行数据采集，否则不采集。把这些设置完了之后，点击QuartusII界面的Save all，然后进行重新编译。
　　接上板子之后，会看到下面这个图，图中有显示当前的芯片名称。



　　编译完成之后进行下载，如果你要下载的是.sof文件，那么就在上图的SOF Manager处进行文件下载，如果下载的是.jic文件，那么就在Programmer中进行下载，其实道理都一样。



　　点击连续运行按钮，就是上图中红框的位置，就可以看到如上图所示的界面。



　　可以点击File->Export将数据导出以进一步分析。导出的数据格式有.csv，.bmp等多种。当然通过停止运行的方式也是可以用来分析数据的。
　　以上是SignalTap的一些简单应用，我也还在学习之中，后续也会将更进一步的学习心得更新在博客上。

　　主要参考资料：
http://blog.csdn.net/k331922164/article/details/47623501
http://blog.csdn.net/pad_nuannuan/article/details/29657053

如何你觉得这个文章对你有帮助，支持一下作者~