必修居士
必修居士

数电4_2——常用的组合逻辑电路(1)编码器

常用的组合逻辑电路编码器

  • 编码器
    • 1 普通编码器
      • 1.1 电路特点
      • 1.2 写出真值表
      • 1.3 写出逻辑表达式
      • 1.4 逻辑电路
    • 2 优先编码器
      • 2.1 电路特点
      • 2.2 真值表
      • 2.3 逻辑表达式
      • 2.4 逻辑电路图
    • 3 总结与例子
      • 总结
      • 例子

编码器

  • 编码：为了区分一系列不同的事物，将其中的每个事物用二值代码表示
  • 编码器：由于在二值逻辑电路中，信号是以高低电平给出的，故编码器就是把输入的每一个高低电平信号变成一个对应的二进制代码
  • 编码器分为普通编码器和优先权编码器。根据进制可分为二进制编码器和二－十进制编码器

1 普通编码器

1.1 电路特点

8-3译码器（八线三线编码器）：每个时刻都只能有一个电平输入，对每一个输入的电平进行编码，一共八个输入，所以需要三位二进制数
数电4_2——常用的组合逻辑电路(1)编码器_第1张图片

  • I 0   I 7 I_{0} ~I_{7} I0​ I7​ 为信号输入端，高电平有效
  • Y 2 Y 1 Y 0 Y_{2} Y_{1} Y_{0} Y2​Y1​Y0​ 为三位二进制代码输出端

1.2 写出真值表

数电4_2——常用的组合逻辑电路(1)编码器_第2张图片

1.3 写出逻辑表达式

数电4_2——常用的组合逻辑电路(1)编码器_第3张图片

1.4 逻辑电路

数电4_2——常用的组合逻辑电路(1)编码器_第4张图片

2 优先编码器

  • 普通编码器每次只能输入一个信号。而优先编码器可以同时输入几个信号，但在设计时已经将各输入信号的优先顺序排好。当几个信号同时输入时，优先权最高的信号优先编码

下面以8线－3线优先编码器74HC148为例，其逻辑符号如图一所示，内部电路如图二所示（ I 7 I_{7} I7​优先级最高）

数电4_2——常用的组合逻辑电路(1)编码器_第5张图片

2.1 电路特点

  • 输入低电平有效，选通端S也是低电平有效
  • 通过选通输入端S进行选通锁定的切换，.当 S ＝ 0 S＝0 S＝0时， S ′ ＝ 1 S'＝1 S′＝1时,所有输出端均被锁定在高电平，即 I 7 ′ ～ I 0 ′ ＝ 1...1 I'_{7} ～ I'_{0} ＝1 ... 1 I7′​～I0′​＝1...1。当 S ＝ 1 S＝1 S＝1时， S ′ ＝ 0 S'＝0 S′＝0，编码器正常工作。
  • 为了扩展电路的功能和使用的灵活性，在8线－3线优先编码器74HC148中附加了选通输出端 Y S ′ Y'_{S} YS′​ 和扩展端 Y E X ′ Y'_{EX} YEX′​
  • Y S ′ = 0 Y'_{S}=0 YS′​=0，电路工作但无编码输入， Y E X ′ = 0 Y'_{EX}=0 YEX′​=0，电路工作有编码输入
    数电4_2——常用的组合逻辑电路(1)编码器_第6张图片

2.2 真值表

根据电路特点得到真值表：
数电4_2——常用的组合逻辑电路(1)编码器_第7张图片

2.3 逻辑表达式

根据真值表，写出逻辑表达式

大家可能觉得低电平有效有点怪怪的，其实咱们用换元法就行啦，比如我们要求 Y 2 ′ Y'_{2} Y2′​,我们直接看哪一行 Y 2 ′ = 0 Y'_{2}=0 Y2′​=0，然后看这几行，然后写出来 Y 2 ′ = ( ( I 7 + I 6 I 7 ′ + I 5 I 6 ′ I 7 ′ + I 4 I 5 ′ I 6 ′ I 7 ′ ) S ) ′ Y'_{2}=((I_{7}+I_{6}I_{7}'+I_{5}I_{6}'I_{7}'+I_{4}I_{5}'I_{6}'I_{7}')S)' Y2′​=((I7​+I6​I7′​+I5​I6′​I7′​+I4​I5′​I6′​I7′​)S)′【因为使用原变量进行运算，所以最后结果要取反】,利用 I 7 + I 6 I 7 ′ = I 7 + I 6 I_{7}+I_{6}I_{7}'=I_{7}+I_{6} I7​+I6​I7′​=I7​+I6​,化简得到 Y 2 ′ = ( ( I 4 + I 5 + I 6 + I 7 ) S ) ′ Y_{2}'=((I_{4}+I_{5}+I_{6}+I_{7})S)' Y2′​=((I4​+I5​+I6​+I7​)S)′,同理可以得到一下输出的表达式
【王老师课件这里有点错误，参照书中已经改进】
Y 2 ′ = ( ( I 4 + I 5 + I 6 + I 7 ) S ) ′ Y_{2}'=((I_{4}+I_{5}+I_{6}+I_{7})S)' Y2′​=((I4​+I5​+I6​+I7​)S)′
Y 1 ′ = ( ( I 2 ′ I 4 I 5 + I 3 ′ I 4 I 5 + I 6 + I 7 ) S ) ′ Y_{1}'=((I_{2}'I_{4}I_{5}+I_{3}'I_{4}I_{5}+I_{6}+I_{7})S)' Y1′​=((I2′​I4​I5​+I3′​I4​I5​+I6​+I7​)S)′
Y 0 ′ = ( ( I 1 I 2 ′ I 4 ′ I 6 ′ + I 3 I 4 ′ I 6 ′ + I 5 I 6 ′ + I 7 ) S ) ′ Y_{0}'=((I_{1}I_{2}'I_{4}'I_{6}'+I_{3}I_{4}'I_{6}'+I_{5}I_{6}'+I_{7})S)' Y0′​=((I1​I2′​I4′​I6′​+I3​I4′​I6′​+I5​I6′​+I7​)S)′
Y S ′ = ( I 7 ′ I 6 ′ I 5 ′ I 4 ′ I 3 ′ I 2 ′ I 1 ′ I 0 ′ S ) ′ Y_{S}'=(I_{7}'I_{6}'I_{5}'I_{4}'I_{3}'I_{2}'I_{1}'I_{0}'S)' YS′​=(I7′​I6′​I5′​I4′​I3′​I2′​I1′​I0′​S)′
Y E X ′ = ( ( I 7 + I 6 + I 5 + I 4 + I 3 + I 2 + I 1 ′ + I 0 ) S ) ′ Y_{EX}'=((I_{7}+I_{6}+I_{5}+I_{4}+I_{3}+I_{2}+I_{1}'+I_{0})S)' YEX′​=((I7​+I6​+I5​+I4​+I3​+I2​+I1′​+I0​)S)′

2.4 逻辑电路图

插入多个非门的原因

数电4_2——常用的组合逻辑电路(1)编码器_第8张图片

3 总结与例子

总结

  1. 普通编码器每次只能输入一个信号，对每一信号进行编码
  2. 优先编码器允许多个信号同时输入，对优先级最高的进行编码，S端像阀门一样， Y S = 0 Y_{S}=0 YS​=0工作无编码， Y E X = 0 Y_{EX}=0 YEX​=0工作有编码

例子

要求：试用两片74HC148接成16线－4线优先编码器，将 A 0 ′ ～ A 15 ′ A'_{0} ～A'_{15} A0′​～A15′​ 16个低电平输入信号编为0000～1111, 16个4位二进制代码，其中 A 15 ′ A'_{15} A15′​ 的优先权最高， A 0 A_{0} A0​ 的优先权最低
分析：

  1. 根据优先权的要求，若第一片的优先级比第二片高，则第一片的输入为 A 15 ′ ～ A 8 ′ A'_{15} ～A'_{8} A15′​～A8′​ ，第二片的输入为 A 7 ′ ～ A 0 ′ A'_{7} ～A'_{0} A7′​～A0′​ 。当第一片工作，即有输入信号时，第二片禁止工作，也就是使得第二片的 S ′ ＝ 1 S'＝1 S′＝1
  2. 由于74HC148输出端只有3个，要想根据要求输出为4线，必须借用第一片的扩展端 Y E X ′ Y'_{EX} YEX′​ 。由于有输入时， Y E X ′ Y'_{EX} YEX′​=0 ，无输入时 Y E X ′ = 1 Y'_{EX}=1 YEX′​=1 ，故加反相器可作输出四位二进制数码的最高位
  3. 由于74HC148禁止工作或允许工作而无输入信号时，输出端的状态为111,故输出四位二进制代码的低三位可由两片输出端与非构成。
    数电4_2——常用的组合逻辑电路(1)编码器_第9张图片
    特点总结：
  • 第一片为高优先权，只有(1)无编码输入时，(2)才允许工作
  • 第(1)片 Y E X ′ ＝ 0 Y'_{EX} ＝0 YEX′​＝0时,表示对 A 15 ′ ～ A 8 ′ A'_{15} ～ A'_{8} A15′​～A8′​的编码
  • 低3位输出应是两片的输出的“与非”

我是这样想的：
（1）对于二进制数，输入从8变成16，所以需要两片，输出其实是多了一位二进制数，所以可以看成输出多了一位；
（2）对于某一片，一个二进制数就对应一个信号，那我们只要让同一个时间只有一篇工作，然后多一个标志信号，确定是那一片
（3）原本的电路输出的是反码，采用与门的话，结果是低电平那一位，采用与非门再取了一次反

你可能感兴趣的:(数字逻辑电路)

  • Quartus网盘资源下载与安装 附图文安装教程 学习天使Alice fpga开发学习
    如大家所了解的，Quartus是一种FPGA设计软件（相信理工科的小伙伴，很多都接触或学习过FPGA），旨在为数字电路设计师提供一个高效、便捷的开发环境。它可以帮助用户完成数字逻辑电路的设计、仿真、综合和布局，以及与外围设备进行通信和控制。Quartus支持多种编程语言，包括VHDL、Verilog等，并具有丰富的功能和工具库，可满足不同级别、不同规模的数字电路设计需求。收藏的Quartus安装包
  • 专145+总420+哈尔滨工业大学803信号与系统和数字逻辑电路考研经验哈工大电子信息与通信，真题，大纲，参考书。 一个通信老学姐 博睿泽信息通信考研博睿泽信息通信考研论坛考研信息与通信经验分享信号处理
    自从高考失利没有考入哈工大，一直带着遗憾，今年初试专业课803信号与系统和数字逻辑电路145+，总分420+顺利圆满哈工大，了却了一块心病，回看这一年的复习起起落落，心中的那块初心，让我坚持到了上岸，总结一下自己的复习经验，希望对大家复习有帮助。专业课：（145+，很遗憾没有拿到满分，信息通信Jenny老师一再鼓励和以满分为要求，也让我对自己有了更高的要求，求上得中，最后专业课分数还是比我预期更好
  • vivado HDL编码技术 cckkppll fpga开发
    HDL编码技术介绍硬件描述语言（HDL）编码技术使您能够：•描述数字逻辑电路中最常见的功能。•充分利用AMD设备的体系结构功能。•模板可从AMDVivado™设计套件集成设计环境中获得（侧面）。要访问模板，请在“窗口”菜单中，选择“语言模板”。本章包括编码示例。从“coding”下载编码示例文件示例。VHDL的优点•实施更严格的规则，特别是强类型、不太宽容和容易出错的规则•HDL源代码中RAM组件
  • 逻辑代数基础 廊桥遗梦728 抽象代数
    逻辑代数是分析和设计逻辑电路的数学基础，有完整的运算规则，包括公理、定理和定律。被广泛地应用于开关电路和数字逻辑电路的变换、分析、化简和设计上，因此也被称为开关代数。随着数字技术的发展，逻辑代数已经成为分析和设计逻辑电路的基本工具和理论基础。1.逻辑运算逻辑运算用来判断一件事情是“对”的还是“错”的，或者说是“成立”还是“不成立”，判断的结果是二值的，即没有“可能是”或者“可能不是”，这个“可能”
  • 专业140+总410+哈尔滨工业大学803信号与系统和数字逻辑电路考研经验哈工大电子信息（信息与通信工程-信通） 一个通信老学姐 博睿泽信息通信考研博睿泽信息通信考研论坛考研信息与通信经验分享信号处理
    一年的努力付出终于有了收获，今年专业课140+，总分410+顺利上岸哈工大803电子信息（信息与通信-信通），回顾总结了自己这一年的复习，有得有失，希望对大家复习有所帮助。数学时间安排：3月-7月：看基础课程+《660题》7-9月：强化课程+《880题》一刷和二刷9-10月：往年真题和总结10-12月：大量模拟卷和全真模拟1）高数——高数建议跟武忠祥的基础和强化，讲的特别好，数学一的那部分线面积分
  • 专业130+总400+哈尔滨工业大学803信号与系统和数字逻辑电路考研经验哈工大，电子信息，信息与通信工程，信通 一个通信老学姐 博睿泽信息通信考研论坛博睿泽信息通信考研考研信息与通信信号处理
    今年专业课803信号与系统和数字逻辑130+总分400+如愿考上哈尔滨工业大学电子信息（信息与通信工程-信通），总结了一些各门课程复习心得，希望对大家复习有帮助。数学一资料选择：①高数：张宇强化班②线性代数：李永乐强化③概率论：王式安强化+张宇强化上面说的都是视频，下面说纸质资料。李永乐复习全书强化版、李永乐660题；张宇高数18讲、概率论9讲、1000题；历年真题；模拟题资料，推荐李林6+4，张
  • 【Verilog】期末复习——设计带异步清零且高电平有效的4位循环移位寄存器 不怕娜 VerilogHDLfpga开发verilog
    系列文章数值（整数，实数，字符串）与数据类型（wire、reg、mem、parameter）运算符数据流建模行为级建模结构化建模组合电路的设计和时序电路的设计有限状态机的定义和分类期末复习——数字逻辑电路分为哪两类？它们各自的特点是什么？期末复习——VerilogHDL描述数字逻辑电路的建模方式有哪三种？它们的特点是？期末复习——解释下列名词（FPGA、ASIC、IP、RTL、EDA、HDL、FS
  • 【Verilog】期末复习——分别画出下面两个程序综合后的电路图/reg型数据和wire型数据的区别 不怕娜 VerilogHDLfpga开发verilog
    系列文章数值（整数，实数，字符串）与数据类型（wire、reg、mem、parameter）运算符数据流建模行为级建模结构化建模组合电路的设计和时序电路的设计有限状态机的定义和分类期末复习——数字逻辑电路分为哪两类？它们各自的特点是什么？期末复习——VerilogHDL描述数字逻辑电路的建模方式有哪三种？它们的特点是？期末复习——解释下列名词（FPGA、ASIC、IP、RTL、EDA、HDL、FS
  • 【Verilog】期末复习——设计有32个16位存储器的ROM 不怕娜 VerilogHDLfpga开发verilog
    系列文章数值（整数，实数，字符串）与数据类型（wire、reg、mem、parameter）运算符数据流建模行为级建模结构化建模组合电路的设计和时序电路的设计有限状态机的定义和分类期末复习——数字逻辑电路分为哪两类？它们各自的特点是什么？期末复习——VerilogHDL描述数字逻辑电路的建模方式有哪三种？它们的特点是？期末复习——解释下列名词（FPGA、ASIC、IP、RTL、EDA、HDL、FS
  • 【Verilog】期末复习——设计11011序列检测器电路 不怕娜 VerilogHDLfpga开发verilog
    系列文章数值（整数，实数，字符串）与数据类型（wire、reg、mem、parameter）运算符数据流建模行为级建模结构化建模组合电路的设计和时序电路的设计有限状态机的定义和分类期末复习——数字逻辑电路分为哪两类？它们各自的特点是什么？期末复习——VerilogHDL描述数字逻辑电路的建模方式有哪三种？它们的特点是？期末复习——解释下列名词（FPGA、ASIC、IP、RTL、EDA、HDL、FS
  • 【Verilog】期末复习——举重比赛有三名裁判，当运动员将杠铃举起后，须有两名或两名以上裁判认可，方可判定试举成功，若用A、B、C分别代表三名裁判的意见输入，同意为1，否定为0；F为裁判结果输出，试 不怕娜 fpga开发verilog
    系列文章数值（整数，实数，字符串）与数据类型（wire、reg、mem、parameter）运算符数据流建模行为级建模结构化建模组合电路的设计和时序电路的设计有限状态机的定义和分类期末复习——数字逻辑电路分为哪两类？它们各自的特点是什么？期末复习——VerilogHDL描述数字逻辑电路的建模方式有哪三种？它们的特点是？期末复习——解释下列名词（FPGA、ASIC、IP、RTL、EDA、HDL、FS
  • 【Verilog】期末复习——解释下列名词（FPGA、ASIC、IP、RTL、EDA、HDL、FSM） 不怕娜 fpga开发verilog
    系列文章数值（整数，实数，字符串）与数据类型（wire、reg、mem、parameter）运算符数据流建模行为级建模结构化建模组合电路的设计和时序电路的设计有限状态机的定义和分类期末复习——数字逻辑电路分为哪两类？它们各自的特点是什么？期末复习——VerilogHDL描述数字逻辑电路的建模方式有哪三种？它们的特点是？系列文章FPGA:现场可编程逻辑门阵列ASIC：专用集成电路IP：知识产权RTL
  • 【Verilog】期末复习——设计带进位输入和输出的8位全加器，包括测试模块 不怕娜 fpga开发verilog
    系列文章数值（整数，实数，字符串）与数据类型（wire、reg、mem、parameter）运算符数据流建模行为级建模结构化建模组合电路的设计和时序电路的设计有限状态机的定义和分类期末复习——数字逻辑电路分为哪两类？它们各自的特点是什么？期末复习——VerilogHDL描述数字逻辑电路的建模方式有哪三种？它们的特点是？期末复习——解释下列名词（FPGA、ASIC、IP、RTL、EDA、HDL、FS
  • 【Verilog】期末复习——数字逻辑电路分为哪两类？它们各自的特点是什么？ 不怕娜 fpgaverilog
    系列文章数值（整数，实数，字符串）与数据类型（wire、reg、mem、parameter）运算符数据流建模行为级建模结构化建模组合电路的设计和时序电路的设计有限状态机的定义和分类系列文章数字逻辑电路分为哪两类？它们各自的特点是什么？数字逻辑电路分为哪两类？它们各自的特点是什么？分为组合逻辑电路和时序逻辑电路。组合逻辑电路的特点是任意时刻的输出只取决于当时的输入，与电路原来的状态无关。而时序逻辑电
  • 【Verilog】期末复习——VerilogHDL描述数字逻辑电路的建模方式有哪三种？它们的特点是？ 不怕娜 fpgaverilog
    系列文章数值（整数，实数，字符串）与数据类型（wire、reg、mem、parameter）运算符数据流建模行为级建模结构化建模组合电路的设计和时序电路的设计有限状态机的定义和分类期末复习——数字逻辑电路分为哪两类？它们各自的特点是什么？系列文章VerilogHDL描述数字逻辑电路的建模方式有哪三种？它们的特点是？VerilogHDL描述数字逻辑电路的建模方式有哪三种？它们的特点是？数据流建模。输
  • 【Verilog】结构化建模 不怕娜 fpga
    系列文章数值（整数，实数，字符串）与数据类型（wire、reg、mem、parameter）运算符数据流建模行为级建模系列文章定义定义结构描述方式就是将硬件电路描述成一个分级子模块系统，通过逐层调用这些子模块构成功能复杂的数字逻辑电路和系统的一种描述方式。在这种描述方式下，组成硬件电路的各个子模块之间的相互层次关系以及相互连接关系都需要得到说明。根据所调用子模块的不同抽象级别，可以将模块的结构描述
  • 【Verilog】期末复习——简要说明仿真时阻塞赋值和非阻塞赋值的区别。always语句和initial语句的关键区别是什么？能否相互嵌套？ 不怕娜 fpga开发verilog
    系列文章数值（整数，实数，字符串）与数据类型（wire、reg、mem、parameter）运算符数据流建模行为级建模结构化建模组合电路的设计和时序电路的设计有限状态机的定义和分类期末复习——数字逻辑电路分为哪两类？它们各自的特点是什么？期末复习——VerilogHDL描述数字逻辑电路的建模方式有哪三种？它们的特点是？期末复习——解释下列名词（FPGA、ASIC、IP、RTL、EDA、HDL、FS
  • 数字逻辑电路（前三章简介） 为暗香来
    数字逻辑电路（前三章简介）第一章数字逻辑基础1.码制BCD码格雷码ASCll码奇偶校验码2.逻辑运算与，或，非，与非，或非，与或非，异或，同或。3.基本公式0-1律，互补律，还原律，重叠律，交换律，结合律，分配律，吸收律，合并律，反演律常用公式A+A*B=A+BA*B+AC+BC=AB+A*CA*B+AC+BCD=A*B+A`*C基本规则代入规则反演规则对偶规则展开规则4.真值表逻辑函数表达式逻辑
  • 【期末划重点】电路与电子技术基础 蘼子 期末划重点
    文章目录前言一、电路分析基础第1章电路的概念及基本定律第2章电阻电路的一般分析方法第3章电路分析的几个定理第4章动态电路的分析方法第5章正弦稳态电路分析二、模拟电子技术基础第6章半导体器件的基本特征第7章晶体管基本放大电路第8章负反馈放大电路第9章集成运算放大器基础三、数字逻辑电路基础第12章集成逻辑门电路第13章组合逻辑电路的分析与设计前言提示：电路与电子技术这门课是大一下学分最多的一门课，有5
  • 数字逻辑电路—第六章 时序逻辑电路 yekh_sys 大二学习#数字逻辑电路设计（考试用）其他
    目录时序逻辑概述2、时序逻辑电路的组成3、时序电路的分类时序逻辑电路分析1、时序逻辑电路分析步骤寄存器、移位寄存器1、数码寄存器2、移位寄存器移位寄存器的应用同步计数器1、同步二进制计数器2、二进制同步加/减计数器3、二—十进制计数器4、集成同步计数器（1）CT54161/CT74161（CT54160/CT74160）【重点】（2）十二位二进制加法计数器（74LS161）【重要】异步触发器1、4
  • 嵌入式中的门电路详讲 除不掉的灰色 嵌入式开发嵌入式硬件物联网单片机智能硬件
    NOT门电路NOT（非门）是数字逻辑电路中的一种基本逻辑门，也称为反相器。它执行的是逻辑非操作，即将输入信号取反。NOT门具有一个输入和一个输出。A输入，B输出，以下是真值表：AB0110AND门电路AND（与门）是数字逻辑电路中的一种基本逻辑门，用于执行逻辑与操作。AND门具有多个输入和一个输出，它的输出信号取决于所有输入信号的状态。A和B输入，Y输出，以下是真值表：
  • 2022.09 复盘，10计划 狼牙雪豹
    9月复盘程度月任务周任务天任务完成情况MustHuEn：2500词汇50-8/1.5=28周：28/4=7天：/7=1❌Must西交大：数据结构129/5=25.8周：25.8/4=6.5天：/7=1❌Must西交大：数字逻辑电路108/5=21.6周：21.6/4=5.4天：/7=1❌Must西交大：离散数学225/5=45周：45/4=11.3天：/7=1❌Must西交大：线性代数128/5=
  • 数字逻辑电路基础-组合逻辑电路之加法器 zuoph 数字电路fpga开发
    文章目录一、加法器二、verilog源码三、综合及仿真结果一、加法器本文介绍数字逻辑电路中常用的基础组合逻辑电路加法器。它是处理器内部ALU算术逻辑单元的基础构件。加法器定义最常见加法器有半加器及全加器，区别在于全加器考虑了低位进位情况。半加器的门级电路如下：半加器真值表如下：输入输出ABCS0000100101011110半加器的逻辑表达式如下：S=AxorBC=AandB全加器的门级电路如下：
  • 数字逻辑电路基础-组合逻辑电路之4位加减法器 zuoph 数字电路fpga开发
    文章目录一、4位加减法器二、verilog源码三、综合及仿真结果一、4位加减法器本文在上一篇加法器的基础上，更进一步介绍如何实现4位加减法器。在计算机中如何表示负数呢？通常使用补码方式进行表示，比如-7，它的4位二进制补码为1001，如何得到呢？将7的4位二进制0111，先取反，再加1就可以得到-7的二进制补码1001。1011与0111两者互为补码。先看一下4位二进制加法器，在1位二进制加法器基
  • Verilog基本语法概述 Zeal.Zhang ICDesignfpga开发
    一、概述Verilog是一种用于数字逻辑电路设计的硬件描述语言，可以用来进行数字电路的仿真验证、时序分析、逻辑综合。既是一种行为级（可用于电路的功能描述）描述语言又是一种结构性（可用于元器件及其之间的连接）描述语言。二、Verilog模块基本概念模块（block）是Verilog的基本单位，除了编译指令，其他的所有的设计代码都必须放在一个或多个模块中。一个模块内部可以使用其他模块，称为实例。上层模
  • 数字电路的基础知识 天天阅读 数字电路etl工程师
    一、数字电路概述用数字信号完成对数字量进行逻辑运算和算术运算的电路称为数字电路。由于它具有逻辑运算和逻辑处理功能，所以又称为数字逻辑电路。现代的数字电路由半导体工艺制成的数字集成器件构造而成。逻辑门是数字电路的基本单元电路，就如同在模拟电路中基本放大电路是模拟电路的基本单元电路。1、数字电路按功能分类、组合逻辑电路组合逻辑电路是由基本的逻辑门电路组合而成。特点是：输出值只与时的输入值有关，即输出惟
  • 北京革新创展科技有限公司-BICE-EDA数字逻辑电路设计实验（实验1.1 半加器） 北京革新创展科技有限公司 FPGA资源#B-ICE实验教程资源fpga开发嵌入式硬件proteus
    实验1.1半加器一、实验准备该实验需要用到北京革新创展科技有限公司B-ICE-EDA/SOPC实验箱主板上LED指示灯，SW1-SW8组开关。请把控制拨码开关模块LCD_ALONE_CTRL_SW中开关VLPO拨置于下为低电平，可以使用LED1～LED8；SW1-SW8已经固定连接到实验平台中的FPGA_CON1和FPGA_CON2处，不需要用户设置。请把控制拨码开关模块CTRL_SW中开关SEL
  • 数字逻辑电路基础-时序逻辑电路之移位寄存器 zuoph 数字电路fpga开发
    文章目录一、移位寄存器定义二、verilog源码三、仿真结果一、移位寄存器定义移位寄存器定义Ashiftregisterisatypeofdigitalcircuitusingacascadeofflipflopswheretheoutputofoneflip-flopisconnectedtotheinputofthenext.移位寄存器是一种将一组D触发器进行级联输出而形成的一种时序逻辑电路。
  • 数字逻辑电路基础-时序逻辑电路之锁存器 zuoph 数字电路fpga开发
    文章目录一、锁存器简介二、verilog源码三、综合及仿真结果一、锁存器简介本文介绍数字逻辑电路中一种常用的基础时序逻辑电路-锁存，顾名思义，它的功能就是将输入在控制信号有效时透明传输到输出端，当控制信号无效时，输出值保持不变。它具有记忆和存储功能。这是它区别组合逻辑的基本点。下图是锁存器的门级结构图。它由两个与非门、一个反相器及后级的RS锁存器构成。锁存器的逻辑真值表如下表所示：锁存器通常用下面
  • 北京革新创展科技有限公司-BICE-EDA数字逻辑电路设计实验（实验1.6 多路数据选择器） 北京革新创展科技有限公司 FPGA资源#B-ICE实验教程资源fpga开发嵌入式硬件mcu硬件工程linux
    实验1.6多路数据选择器一、实验准备该实验需要用到北京革新创展科技有限公司B-ICE-EDA/SOPC实验箱主板上的LED指示灯，SW1-SW8，SW9-SW16组开关。请把控制拨码开关LCD_ALONE_CTRL_SW中开关VLPO拨置于下为低电平，可以使用LED1～LED8；SW1-SW8已经固定连接到实验平台中的FPGA_CON1和FPGA_CON2处，不需要用户设置；请把控制拨码开关CTR
  • 开发者关心的那些事 圣子足道 ios游戏编程apple支付
    我要在app里添加IAP，必须要注册自己的产品标识符（product identifiers）。产品标识符是什么？ 产品标识符（Product Identifiers）是一串字符串，它用来识别你在应用内贩卖的每件商品。App Store用产品标识符来检索产品信息，标识符只能包含大小写字母（A-Z）、数字（0-9）、下划线（-）、以及圆点(.)。你可以任意排列这些元素，但我们建议你创建标识符时使用
  • 负载均衡器技术Nginx和F5的优缺点对比 bijian1013 nginxF5
            对于数据流量过大的网络中，往往单一设备无法承担，需要多台设备进行数据分流，而负载均衡器就是用来将数据分流到多台设备的一个转发器。         目前有许多不同的负载均衡技术用以满足不同的应用需求，如软/硬件负载均衡、本地/全局负载均衡、更高
  • LeetCode[Math] - #9 Palindrome Number Cwind javaAlgorithm题解LeetCodeMath
    原题链接：#9 Palindrome Number   要求： 判断一个整数是否是回文数，不要使用额外的存储空间   难度：简单   分析： 题目限制不允许使用额外的存储空间应指不允许使用O(n)的内存空间，O(1)的内存用于存储中间结果是可以接受的。于是考虑将该整型数反转，然后与原数字进行比较。 注：没有看到有关负数是否可以是回文数的明确结论，例如
  • 画图板的基本实现 15700786134 画图板
     要实现画图板的基本功能，除了在qq登陆界面中用到的组件和方法外，还需要添加鼠标监听器，和接口实现。 首先，需要显示一个JFrame界面： public class DrameFrame extends JFrame {              //显示
  • linux的ps命令 被触发 linux
    Linux中的ps命令是Process Status的缩写。ps命令用来列出系统中当前运行的那些进程。ps命令列出的是当前那些进程的快照，就是执行ps命令的那个时刻的那些进程，如果想要动态的显示进程信息，就可以使用top命令。 要对进程进行监测和控制，首先必须要了解当前进程的情况，也就是需要查看当前进程，而 ps 命令就是最基本同时也是非常强大的进程查看命令。使用该命令可以确定有哪些进程正在运行
  • Android 音乐播放器 下一曲 连续跳几首歌 肆无忌惮_ android
    最近在写安卓音乐播放器的时候遇到个问题。在MediaPlayer播放结束时会回调 player.setOnCompletionListener(new OnCompletionListener() { @Override public void onCompletion(MediaPlayer mp) { mp.reset(); Log.i("H
  • java导出txt文件的例子 知了ing javaservlet
    代码很简单就一个servlet,如下： package com.eastcom.servlet; import java.io.BufferedOutputStream; import java.io.IOException; import java.net.URLEncoder; import java.sql.Connection; import java.sql.Resu
  • Scala stack试玩, 提高第三方依赖下载速度 矮蛋蛋 scalasbt
    原文地址： http://segmentfault.com/a/1190000002894524 sbt下载速度实在是惨不忍睹, 需要做些配置优化 下载typesafe离线包, 保存为ivy本地库 wget http://downloads.typesafe.com/typesafe-activator/1.3.4/typesafe-activator-1.3.4.zip 解压r
  • phantomjs安装(linux，附带环境变量设置) ，以及casperjs安装。 alleni123 linuxspider
    1. 首先从官网 http://phantomjs.org/下载phantomjs压缩包，解压缩到/root/phantomjs文件夹。 2. 安装依赖 sudo yum install fontconfig freetype libfreetype.so.6 libfontconfig.so.1 libstdc++.so.6 3. 配置环境变量 vi /etc/profil
  • JAVA IO FileInputStream和FileOutputStream，字节流的打包输出 百合不是茶 java核心思想JAVA IO操作字节流
    在程序设计语言中，数据的保存是基本，如果某程序语言不能保存数据那么该语言是不可能存在的，JAVA是当今最流行的面向对象设计语言之一，在保存数据中也有自己独特的一面，字节流和字符流 1，字节流是由字节构成的，字符流是由字符构成的 字节流和字符流都是继承的InputStream和OutPutStream ,java中两种最基本的就是字节流和字符流   类 FileInputStream
  • Spring基础实例（依赖注入和控制反转） bijian1013 spring
    前提条件：在http://www.springsource.org/download网站上下载Spring框架，并将spring.jar、log4j-1.2.15.jar、commons-logging.jar加载至工程1.武器接口 package com.bijian.spring.base3; public interface Weapon { void kil
  • HR看重的十大技能 bijian1013 提升能力HR成长
        一个人掌握何种技能取决于他的兴趣、能力和聪明程度，也取决于他所能支配的资源以及制定的事业目标，拥有过硬技能的人有更多的工作机会。但是，由于经济发展前景不确定，掌握对你的事业有所帮助的技能显得尤为重要。以下是最受雇主欢迎的十种技能。 　　一、解决问题的能力 　　每天，我们都要在生活和工作中解决一些综合性的问题。那些能够发现问题、解决问题并迅速作出有效决
  • 【Thrift一】Thrift编译安装 bit1129 thrift
    什么是Thrift The Apache Thrift software framework, for scalable cross-language services development, combines a software stack with a code generation engine to build services that work efficiently and s
  • 【Avro三】Hadoop MapReduce读写Avro文件 bit1129 mapreduce
    Avro是Doug Cutting(此人绝对是神一般的存在）牵头开发的。 开发之初就是围绕着完善Hadoop生态系统的数据处理而开展的（使用Avro作为Hadoop MapReduce需要处理数据序列化和反序列化的场景）,因此Hadoop MapReduce集成Avro也就是自然而然的事情。 这个例子是一个简单的Hadoop MapReduce读取Avro格式的源文件进行计数统计，然后将计算结果
  • nginx定制500，502，503，504页面 ronin47 nginx　错误显示
    server { listen 80; error_page 500/500.html; error_page 502/502.html; error_page 503/503.html; error_page 504/504.html; location /test {return502;}} 配置很简单，和配
  • java-1.二叉查找树转为双向链表 bylijinnan 二叉查找树
    import java.util.ArrayList; import java.util.List; public class BSTreeToLinkedList { /* 把二元查找树转变成排序的双向链表 题目： 输入一棵二元查找树，将该二元查找树转换成一个排序的双向链表。 要求不能创建任何新的结点，只调整指针的指向。 10 / \ 6 14 / \
  • Netty源码学习-HTTP-tunnel bylijinnan javanetty
    Netty关于HTTP tunnel的说明： http://docs.jboss.org/netty/3.2/api/org/jboss/netty/channel/socket/http/package-summary.html#package_description 这个说明有点太简略了 一个完整的例子在这里： https://github.com/bylijinnan
  • JSONUtil.serialize(map)和JSON.toJSONString(map)的区别 coder_xpf jqueryjsonmapval()
     JSONUtil.serialize(map)和JSON.toJSONString(map)的区别   数据库查询出来的map有一个字段为空   通过System.out.println()输出 JSONUtil.serialize(map)： {"one":"1","two":"nul
  • Hibernate缓存总结 cuishikuan 开源sshjavawebhibernate缓存三大框架
    一、为什么要用Hibernate缓存？ Hibernate是一个持久层框架，经常访问物理数据库。 为了降低应用程序对物理数据源访问的频次，从而提高应用程序的运行性能。 缓存内的数据是对物理数据源中的数据的复制，应用程序在运行时从缓存读写数据，在特定的时刻或事件会同步缓存和物理数据源的数据。   二、Hibernate缓存原理是怎样的？ Hibernate缓存包括两大类：Hib
  • CentOs6 dalan_123 centos
    首先su - 切换到root下面1、首先要先安装GCC GCC-C++ Openssl等以来模块：yum -y install make gcc gcc-c++ kernel-devel m4 ncurses-devel openssl-devel2、再安装ncurses模块yum -y install ncurses-develyum install ncurses-devel3、下载Erang
  • 10款用 jquery 实现滚动条至页面底端自动加载数据效果 dcj3sjt126com JavaScript
      无限滚动自动翻页可以说是web2.0时代的一项堪称伟大的技术，它让我们在浏览页面的时候只需要把滚动条拉到网页底部就能自动显示下一页的结果，改变了一直以来只能通过点击下一页来翻页这种常规做法。 无限滚动自动翻页技术的鼻祖是微博的先驱：推特(twitter)，后来必应图片搜索、谷歌图片搜索、google reader、箱包批发网等纷纷抄袭了这一项技术，于是靠滚动浏览器滚动条
  • ImageButton去边框&Button或者ImageButton的背景透明 dcj3sjt126com imagebutton
    在ImageButton中载入图片后，很多人会觉得有图片周围的白边会影响到美观，其实解决这个问题有两种方法 一种方法是将ImageButton的背景改为所需要的图片。如：android:background="@drawable/XXX" 第二种方法就是将ImageButton背景改为透明，这个方法更常用 在XML里；    <ImageBut
  • JSP之c:foreach eksliang jspforearch
    原文出自：http://www.cnblogs.com/draem0507/archive/2012/09/24/2699745.html <c:forEach>标签用于通用数据循环，它有以下属性 属 性 描 述 是否必须 缺省值 items 进行循环的项目 否 无 begin 开始条件 否 0 end 结束条件 否 集合中的最后一个项目 step 步长 否 1
  • Android实现主动连接蓝牙耳机 gqdy365 android
    在Android程序中可以实现自动扫描蓝牙、配对蓝牙、建立数据通道。蓝牙分不同类型，这篇文字只讨论如何与蓝牙耳机连接。 大致可以分三步： 一、扫描蓝牙设备： 1、注册并监听广播： BluetoothAdapter.ACTION_DISCOVERY_STARTED BluetoothDevice.ACTION_FOUND BluetoothAdapter.ACTION_DIS
  • android学习轨迹之四：org.json.JSONException: No value for hyz301 json
    org.json.JSONException: No value for items  在JSON解析中会遇到一种错误，很常见的错误   06-21 12:19:08.714 2098-2127/com.jikexueyuan.secret I/System.out﹕ Result:{"status":1,"page":1,&
  • 干货分享：从零开始学编程 系列汇总 justjavac 编程
    程序员总爱重新发明轮子，于是做了要给轮子汇总。 从零开始写个编译器吧系列 (知乎专栏) 从零开始写一个简单的操作系统 (伯乐在线) 从零开始写JavaScript框架 (图灵社区) 从零开始写jQuery框架 (蓝色理想 ) 从零开始nodejs系列文章 (粉丝日志) 从零开始编写网络游戏 
  • jquery-autocomplete 使用手册 macroli jqueryAjax脚本
    jquery-autocomplete学习 一、用前必备 官方网站：http://bassistance.de/jquery-plugins/jquery-plugin-autocomplete/ 当前版本：1.1 需要JQuery版本：1.2.6 二、使用 <script src="./jquery-1.3.2.js" type="text/ja
  • PLSQL-Developer或者Navicat等工具连接远程oracle数据库的详细配置以及数据库编码的修改 超声波 oracleplsql
    　　在服务器上将Oracle安装好之后接下来要做的就是通过本地机器来远程连接服务器端的oracle数据库，常用的客户端连接工具就是PLSQL-Developer或者Navicat这些工具了。刚开始也是各种报错，什么TNS:no listener;TNS:lost connection;TNS:target hosts...花了一天的时间终于让PLSQL-Developer和Navicat等这些客户
  • 数据仓库数据模型之：极限存储--历史拉链表 superlxw1234 极限存储数据仓库数据模型拉链历史表
    在数据仓库的数据模型设计过程中，经常会遇到这样的需求： 1. 数据量比较大; 2. 表中的部分字段会被update,如用户的地址，产品的描述信息，订单的状态等等; 3. 需要查看某一个时间点或者时间段的历史快照信息，比如，查看某一个订单在历史某一个时间点的状态，    比如，查看某一个用户在过去某一段时间内，更新过几次等等; 4. 变化的比例和频率不是很大，比如，总共有10
  • 10点睛Spring MVC4.1-全局异常处理 wiselyman spring mvc
    10.1 全局异常处理 使用@ControllerAdvice注解来实现全局异常处理; 使用@ControllerAdvice的属性缩小处理范围 10.2 演示 演示控制器 package com.wisely.web; import org.springframework.stereotype.Controller; import org.spring
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他