herryone123
herryone123

Vivado学习之创建工程的全部流程

一、新建Vivado工程

1、创建工程。File-New Project-Create a New Vivado Project-next

填写工程名、工程路径-next

2、Project Type-新建一个 RTL 工程，并且勾选不要添加源文件，单击 NEXT

3、指定所用开发板或芯片。用zedboard时选择

Vivado学习之创建工程的全部流程_第1张图片

Vivado学习之创建工程的全部流程_第2张图片

4、最后单击 Finish 完成工程的创建

二、创建工程文件

1、打开 VIVADO 软件

Vivado学习之创建工程的全部流程_第3张图片

Vivado学习之创建工程的全部流程_第4张图片

2、单击Add source

选择单击 Add or Create Design Sources 然后单击 NEXT

Vivado学习之创建工程的全部流程_第5张图片

3、单击 Create File 来创建文件

文件类型选择Verilog,填写文件名

4、完成创建

5、编辑verilog文件

6、单击 ，添加一个时钟管理器，为系统提供时钟。

Vivado学习之创建工程的全部流程_第6张图片

配置好后单击generate

三、约束、综合、实现、生成可执行文件、下载

1、单击 Add Sources。

2、选择 Add or create constraints 然后单击 NEXT。

3、单击 Create File。

填写文件名、单击ok.

4、打开约束文件，添加约束。

5、综合、执行、生成.bit文件


6、下载程序

（1）给开发板通电，并且连接下载器。

（2）单击 OpenTarget 然后单击 Auto Connect

Vivado学习之创建工程的全部流程_第7张图片

(3)连接成功后，会显示所连接的器件

Vivado学习之创建工程的全部流程_第8张图片

（4）单击 Program Device

Vivado学习之创建工程的全部流程_第9张图片

（5）弹出的对话框中有我们要下载的 Bit 文件


你可能感兴趣的:(Vivado)

  • FPGA小白到项目实战：Verilog+Vivado全流程通关指南（附光学类岗位技能映射） 阿牛的药铺 算法移植部署fpga开发verilog
    FPGA小白到项目实战：Verilog+Vivado全流程通关指南（附光学类岗位技能映射）引言：为什么这个FPGA入门路线能帮你快速上岗？本文设计了一条**"Verilog语法→工具链操作→光学项目实战→岗位技能对标"的阶梯式学习路径。不同于泛泛而谈的FPGA教程，我们聚焦光学类产品开发**核心能力（时序接口设计、图像处理算法移植、高速接口应用），通过3个递进式项目（从LED闪烁到图像边缘检测），
  • Xilinx Vivado开发环境快速导出hdf文件（bat批处理）
    XilinxFPGA使用Vivado开发环境创建MicroBlaze软核或ZYNQPS侧SDK逻辑工程时，需要FPGA侧搭建的硬件平台文件，即hdf文件，常规方式是编译完成生成bit流文件后，通过File->Export->ExportHardware菜单来导出，在弹出的菜单再选择要导出的路径和文件名称等，这个过程比较繁琐，通过观察TCL终端窗口：update_compile_order-file
  • Xilinx系FPGA学习笔记（三）Vivado的仿真及ILA使用 贾saisai FPGA学习fpga开发学习笔记
    系列文章目录文章目录系列文章目录前言仿真验证（类似modelsim）ILA在线调试工具添加ILAILA的例化ILA的使用前言接着学习vivado的使用方法仿真验证（类似modelsim）首先类似添加.v文件的方法，在File-AddSource中选择Addorcreatesimulationsources或者直接在Sources里面选就行然后就编写testbench，类似之前介绍的modelsim
  • [FPGA工具]FPGA 文件格式转换工具 S＆Z3463 FPGA开发工具fpga开发
    SZFPGA文件格式转换工具概述SZFPGA文件格式转换工具（版本V1.0.0）是一款专为FPGA文件格式转换设计的工具，旨在帮助用户将基于Vivado的FPGA文档格式转换为适用于XilinxVivado工具链的格式。本工具支持多种FPGA文档格式的转换，包括BIT转BIN、BIT转MCS、MCS转BIN以及SPIFlash加载等功能。本文档将详细介绍工具的主要功能、使用需求、转换要求、SPI使
  • XILINX FPGA如何做时序分析和时序优化？ InnoLink_1024 FPGAVerilogRTL设计fpga开发
    时序分析和时序优化是FPGA开发流程中关键步骤，确保设计在目标时钟频率下正确运行，避免时序违例（如建立时间或保持时间不足）。以下以XilinxKintex-7系列FPGA为例，详细介绍时序分析和时序优化的方法、工具、流程及实用技巧，结合Vivado工具链，力求清晰、全面且实用。1.时序分析概述时序分析的目的是验证FPGA设计是否满足时序约束，即信号在规定时间内正确传递，确保逻辑功能和性能。时序分析
  • xilinx工具编译ADI官方no-os和HDL工程步骤 ni1978 驱动fpgac语言驱动开发
    以AD738x这款ADC为例，xilinx软件版本为2022.2：HDL工程：下载HDL工程：GitHub-analogdevicesinc/hdlathdl_2022_r2（GitHub-analogdevicesinc/hdlathdl_2022_r2）解压后，打开vivado2022.2，此时不要建工程，在tclconsole里输入cdc:/hdl-hdl_2022_r2/projects/
  • xilinx SDK为什么可以通过ID找到DMA控制器的基地址
    在XilinxSDK中，通过设备ID（DeviceId）找到DMA控制器的基地址（BaseAddr）的过程依赖于一套完整的硬件-软件协同设计体系。1.硬件设计阶段：Vivado的配置生成(1)IP核参数化当在Vivado中配置AXIDMAIP核时，所有硬件参数（如基地址、数据宽度、中断号等）会被记录在设计描述文件中。关键参数：BaseAddress：由地址分配器自动或手动分配（如0x4000000
  • VIVADO生成DCP和EDF指南 cycf fpga开发
    VIVADO生成DCP和EDF文章目录VIVADO生成DCP和EDF前言一、DCP封装二、EDF封装前言详细步骤就不贴图了，网上一大堆在Vivado中，常用的三种封装形式有三种：●IP●edif●dcp在下文之前，先看几个概念out_of_context：和global相对，out_of_context就是将上下文分离，在综合的时候，只是将这个module作为一个整体，类似IP生成的时候，选择gl
  • Vivado使用误区与进阶【1.0】 BinaryStarXin FPGA技术汇总分享4FPGA技术汇总分享3fpga开发硬件工程dsp开发嵌入式硬件Vivado和XDCVivado日志
    UltraFAST™是Xilinx©在2013年底推出的一套设计方法学指导，旨在指引用户最大限度地利用现有资源，提升系统性能，降低风险，实现更快速且可预期的设计。面向Vivado®的UltraFAST方法学的主体是UG949文档，配合相应的Checklist，随Vivado版本同时更新，用户可以在Xilinx的主页上免费下载。目前，针对Vivado设计套件的UltraFAST中文版也已经上市，另外
  • VIVADO导出仿真数据到MATLAB中进行分析 FPGA与信号处理 FPGA学习记录VIVADOSIMULATION导出仿真数据TXTMATLAB
    VIVADO导出仿真数据到MATLAB中进行分析目录前言一、导出仿真数据需要编写的RTL代码二、MATLAB读入txt文件中的数据三、需要注意的点总结前言在使用XilinxVivado进行FPGA开发时，如何将RTL仿真生成的数据导出，进行进一步分析与可视化，是很多开发者常遇到的问题。Vivado自带仿真工具不支持直接导出仿真数据，但是我们可以通过编写一段简单的RTL代码即可将需要的仿真数据保存到
  • [Labtoolstcl 44-513] HW Target shutdown. Closing target: localhost:3121/xilinx_tcf/Digilent/21025113 hahaha6016 硬件设计fpga开发
    然后之后每次进行代码编译，综合，执行之后，就会提示error。工具有问题，将vivado工具关闭，重新打开，然后再打开工程，重新编译。
  • FPGA基础 -- Verilog 禁止语句
    关于Verilog中“禁止语句”的详细培训讲解**，结合可综合设计与仿真行为的角度，深入讲解Verilog中的“禁止类语句”（即综合时应避免或仅用于仿真的语句）：一、Verilog中的“禁止语句”概念所谓“禁止语句”（或说非综合语句），是指不能被综合工具（如Vivado、Quartus、Synplify）综合到门级电路中，仅用于仿真或调试目的的语法结构。使用这些语句不会被转换为实际的逻辑门或触发器
  • ZYNQ笔记（二十）：Clocking Wizard 动态配置 W以至千里 ZYNQ笔记fpga开发
    版本：Vivado2020.2（Vitis）任务：ZYNQPS端通过AXI4Lite接口配置ClockingWizardIP核输出时钟频率目录一、介绍二、寄存器定义三、配置四、PS端代码一、介绍Xilinx的ClockWizardIP核用于在FPGA中生成和管理时钟信号。它支持动态重配置（DynamicReconfiguration），允许在运行时通过AXI4-Lite接口或DRP接口（这两个接口
  • 实验一：数据选择器实验 俺不是西瓜太郎´•ﻌ•` 实验报告fpga开发
    实验一数据选择器实验报告目录实验目的实验内容原理描述VerilogHDL设计源代码Testbench仿真代码及仿真结果XDC文件配置下板测试实验体会实验照片实验目的熟悉使用VerilogHDL的三种不同描述方式进行基本逻辑电路建模，实现数据扩展。学习使用Vivado进行逻辑设计的基本流程。学习使用Nexys4FPGA硬件开发板，了解开发板主要的外围接口。了解设计源代码与仿真代码的区别。实验内容原理
  • USB转JTAG、USB转I2C、USB转SPI、USB转RS121/RS422/RS485芯片调试笔记 vx：module1066 信号处理模块笔记
    1.1测试环境1.1.1整体环境介绍测试环境说明板卡：pcie403板卡主控芯片：Xilinxxcvu13p-fhgb2104-2调试软件：Vivado2018.3代码环境：Vscodeutf-8测试工程：pcie403_user_top1.1.2硬件介绍UDPCIe-403使用VU13P+ZYNQ+FMC插槽架构，对外数据接口使用PCIe3.0x16和PCIe4.0x8进行数据通信或传输，支持千
  • 通过vivado HLS设计一个FIR低通滤波器 fpga和matlab VivadoHLS开发vivadoHLSFIR低通滤波器
    目录1.FIR参数确定2.FIR系数计算3.C/C++代码实现4.VivadoHLS项目创建与配置4.1在VivadoHLS中创建新项目并配置4.2在VivadoHLS中执行C仿真4.3执行C综合以将C代码转换为RTL4.4进行RTL级仿真验证4.5导出IP4.6在Vivado中集成IPVivadoHLS是一款强大的高层次综合工具，可将C/C++代码转换为硬件描述语言（HDL），显著提升FPGA开
  • vivadoHLS优化 ailao4622
    //HLS数据类型：ap_fixed--------------------------------------------------------------------------（优化）Directive（函数/类->变量/对象）InsertDirective（优化措施ug902->designoptimization）Directive:DATA_PACK对结构体打包:INTERFACE对
  • 【FPGA教程案例2】基于vivado核的NCO正弦余弦发生器设计与实现 fpga和matlab ★教程2:fpga入门100例NCODDSFPGA教程
    FPGA教程目录MATLAB教程目录---------------------------------------------------------------------------------------本课程成果预览目录1.软件版本2.本算法理论知识3.核心代码4.操作步骤与仿真结论5.参考文献1.软件版本vivado2019.22.本算法理论知识在通信系统中，
  • Vivado程序固化到Flash 白码王子小张 Vivado工具使用XilinxvivadoFPGA
    在上板调试FPGA时，通常使用JTAG接口下载程序到FPGA芯片中，FPGA本身是基于RAM工艺的器件，因此掉电后会丢失芯片内的程序，需要重新烧写程序。但是当程序需要投入使用时不能每一次都使用JTAG接口下载程序，一般FPGA的外围会有非易失性存储器：Flash或SD卡等，可以将程序加载进去，这样下次上电后可以直接从该存储器中读取程序并启动配置。在使用Vivado固化程序时，通常有两种文件格式可以
  • vivado ROM ip核的使用 明天冰雪封山 fpgaip核fpga开发
    ROM介绍ROM代表只读存储器（Read-OnlyMemory），是一种电子存储设备，用于存储计算机系统启动程序、固件、操作系统和其他重要数据，比如说电脑中使用的磁盘。与随机存储器（RAM）不同，ROM存储的数据一旦写入后断电后不会丢失，RAM断电后数据直接丢失，因此ROM也被称为非易失性存储器（Non-VolatileMemory）。FPGA中是有一定的存储资源,常见就是BRAM,本实验通过调用
  • 小白入门FPGA设计，如何快速学习？ IC与FPGA设计 FPGAfpga开发学习
    很多刚入门的小伙伴，初次听说FPGA（现场可编程门阵列），脑子里只有一个字：玄！什么“时序逻辑”“Verilog”“Vivado”，仿佛一夜之间掉进了电子黑魔法的深坑。但真相是——FPGA，其实没有你想得那么难。只是你需要一套适合小白体质的学习方法，走对第一步，就能少走很多弯路。今天这篇文章，就带你从零出发，搞懂：小白怎么系统学习FPGA？有哪些推荐路径？最容易卡住的坑怎么避？一、FPGA是啥？能
  • Vivado仿真波形不显示怎么解决？ Dreamboat_Soc fpga
    求助各位大佬，在使用vivado仿真测试时，部分信号有数据，但是无法显示具体波形，只有几个点（如下图所示），请问一下是什么原因、该如何解决？
  • UDP--DDR--SFP,FPGA实现之ddr axi读写驱动模块 爱学习的张哥 udpfpga开发ddrAXI网络协议
    ddraxi读写驱动模块实现介绍该模块主要功能为：接收数据读写op指令，将其转换为AXI4总线形式其逻辑较为简单，而关于AXI4的时序，建议读者使用vivado封装两个AXI4的ip核，一个主机，一个从机，进行学习，笔者在这里便不进行赘述，如果有读者想要了解，欢迎在评论区进行讨论，笔者后期可能会进行文章专栏讲解。其工作原理即是，检测到op指令有效，进行相应的读写操作，AXI4读写数据的流程是AXI
  • AMD Vivado™ 设计套件生成加密比特流和加密密钥 芯眼 FPGAfpga开发集成测试算法软件工程
    概括重要提示：有关使用AMDVivado™DesignSuite2016.4及更早版本进行eFUSE编程的重要更新，请参阅AMD设计咨询68832。本应用说明介绍了使用AMDVivado™设计套件生成加密比特流和加密密钥（高级加密标准伽罗瓦/计数器模式(AES-GCM)和RSA身份验证）的简单分步过程。其中还介绍了使用Vivado设计套件将高级加密标准全球移动通信系统(AES-GSM)加密密钥和R
  • 2023 ASIC FPGA IP RTL & License （Diamond / Libero SOC） Jerry_Wei_2020 fpga开发
    FPGA系列：IntelAlteraFPGA（Quartus）ADMXILINXFPGA（Vivado&ISE）LatticeFPGA（Diamond）Microchip（LiberoSOC）ASIC系列：SynopsysIPARMIPCadenceIP等等QQ:3339377509
  • Vivado中可新建的工程类型解析 漂洋过海的鱼儿 Vivadofpga开发
    以下是Vivado中可新建的工程类型解析，按用途和场景分类说明：1.RTLProject（RTL工程）用途：从零开始基于RTL代码（Verilog/VHDL）设计FPGA逻辑，覆盖完整开发流程。适用阶段：设计初期（代码编写、IP集成、仿真、综合、实现）。核心功能：添加RTL代码、约束文件、IP核。运行RTL分析（检查语法和层次结构）。综合生成网表（Netlist）。实现布局布线（Place&Rou
  • FPGA：Xilinx Kintex 7实现DDR3 SDRAM读写 InnoLink_1024 FPGA高速接口RTL设计fpga开发硬件架构硬件工程
    在XilinxKintex7系列FPGA上实现对DDR3SDRAM的读写，主要依赖Xilinx提供的MemoryInterfaceGenerator(MIG)IP核，结合Vivado设计流程。以下是详细步骤和关键点：1.准备工作硬件需求：Kintex-7FPGA（如XC7K325T）。DDR3SDRAM芯片，符合JESD79-3标准（如MicronMT41J256M16）。开发板（如KC705）或
  • FPGA： Xilinx Kintex 7实现PCIe接口 InnoLink_1024 高速接口FPGARTL设计fpga开发硬件架构硬件工程
    在XilinxKintex-7系列FPGA上实现PCIe（PeripheralComponentInterconnectExpress）接口，通常使用Xilinx提供的7SeriesIntegratedBlockforPCIeIP核，结合Vivado设计流程。以下是实现PCIe接口的详细步骤和关键点，适用于Kintex-7FPGA（如XC7K325T）。1.准备工作硬件需求：Kintex-7FPG
  • vivado的license Dr-加菲 vivado
    INCREMENTVIVADO_HLSxilinxd2037.05permanentuncountedAF3E86892AA2VENDOR_STRING=License_Type:BoughtHOSTID=ANYISSUER=“XilinxInc”START=19-May-2016TS_OKINCREMENTVivado_System_Editionxilinxd2037.05permanentu
  • artix 7 FPGA上电启动速度慢的解决办法 我是苹果，不是香蕉 fpga
    解决方法：上电启动速度慢是因为FPGA生成的bit文件采用1-wire形式读取FLAS固件。打开VIVADO,点击opensynthesizedDesign:第二步，右击Generatebitstream,点击bitstreamsettings点击configureadditionalbitstreamsettings,在里面选择spix4
  • 插入表主键冲突做更新 a-john
    有以下场景： 用户下了一个订单，订单内的内容较多，且来自多表，首次下单的时候，内容可能会不全（部分内容不是必须，出现有些表根本就没有没有该订单的值）。在以后更改订单时，有些内容会更改，有些内容会新增。 问题： 如果在sql语句中执行update操作，在没有数据的表中会出错。如果在逻辑代码中先做查询，查询结果有做更新，没有做插入，这样会将代码复杂化。 解决： mysql中提供了一个sql语
  • Android xml资源文件中@、@android:type、@*、？、@+含义和区别 Cb123456 @+@?@*
    一.@代表引用资源 1.引用自定义资源。格式：@[package:]type/name android：text="@string/hello"   2.引用系统资源。格式：@android:type/name     android:textColor="@android:color/opaque_red"
  • 数据结构的基本介绍 天子之骄 数据结构散列表树、图线性结构价格标签
    数据结构的基本介绍 数据结构就是数据的组织形式，用一种提前设计好的框架去存取数据，以便更方便，高效的对数据进行增删查改。正确选择合适的数据结构，对软件程序的高效执行的影响作用不亚于算法的设计。此外，在计算机系统中数据结构的作用也是非同小可。例如常常在编程语言中听到的栈，堆等，就是经典的数据结构。   经典的数据结构大致如下：   一：线性数据结构 (1)：列表 a
  • 通过二维码开放平台的API快速生成二维码 一炮送你回车库 api
     现在很多网站都有通过扫二维码用手机连接的功能，联图网(http://www.liantu.com/pingtai/)的二维码开放平台开放了一个生成二维码图片的Api,挺方便使用的。闲着无聊，写了个前台快速生成二维码的方法。        html代码如下:(二维码将生成在这div下) ? 1  &nbs
  • ImageIO读取一张图片改变大小 3213213333332132 javaIOimageBufferedImage
    package com.demo; import java.awt.image.BufferedImage; import java.io.File; import java.io.IOException; import javax.imageio.ImageIO; /** * @Description 读取一张图片改变大小 * @author FuJianyon
  • myeclipse集成svn（一针见血） 7454103 eclipseSVNMyEclipse
                                     &n
  • 装箱与拆箱----autoboxing和unboxing darkranger J2SE
    4.2　自动装箱和拆箱 基本数据(Primitive)类型的自动装箱(autoboxing)、拆箱(unboxing)是自J2SE 5.0开始提供的功能。虽然为您打包基本数据类型提供了方便，但提供方便的同时表示隐藏了细节，建议在能够区分基本数据类型与对象的差别时再使用。 4.2.1　autoboxing和unboxing 在Java中，所有要处理的东西几乎都是对象(Object)
  • ajax传统的方式制作ajax aijuans Ajax
    //这是前台的代码 <%@ page language="java" import="java.util.*" pageEncoding="UTF-8"%> <% String path = request.getContextPath(); String basePath = request.getScheme()+
  • 只用jre的eclipse是怎么编译java源文件的？ avords javaeclipsejdktomcat
    eclipse只需要jre就可以运行开发java程序了，也能自动 编译java源代码，但是jre不是java的运行环境么，难道jre中也带有编译工具？ 还是eclipse自己实现的？谁能给解释一下呢问题补充：假设系统中没有安装jdk or jre，只在eclipse的目录中有一个jre，那么eclipse会采用该jre，问题是eclipse照样可以编译java源文件，为什么呢？ &nb
  • 前端模块化 bee1314 模块化
    背景： 前端JavaScript模块化，其实已经不是什么新鲜事了。但是很多的项目还没有真正的使用起来，还处于刀耕火种的野蛮生长阶段。   JavaScript一直缺乏有效的包管理机制，造成了大量的全局变量，大量的方法冲突。我们多么渴望有天能像Java（import），Python (import)，Ruby(require)那样写代码。在没有包管理机制的年代，我们是怎么避免所
  • 处理百万级以上的数据处理 bijian1013 oraclesql数据库大数据查询
    一.处理百万级以上的数据提高查询速度的方法：        1.应尽量避免在 where 子句中使用!=或<>操作符，否则将引擎放弃使用索引而进行全表扫描。         2.对查询进行优化，应尽量避免全表扫描，首先应考虑在 where 及 o
  • mac 卸载 java 1.7 或更高版本 征客丶 javaOS
    卸载 java 1.7 或更高 sudo rm -rf /Library/Internet\ Plug-Ins/JavaAppletPlugin.plugin 成功执行此命令后，还可以执行 java 与 javac 命令 sudo rm -rf /Library/PreferencePanes/JavaControlPanel.prefPane 成功执行此命令后，还可以执行 java
  • 【Spark六十一】Spark Streaming结合Flume、Kafka进行日志分析 bit1129 Stream
    第一步，Flume和Kakfa对接，Flume抓取日志，写到Kafka中 第二部，Spark Streaming读取Kafka中的数据，进行实时分析   本文首先使用Kakfa自带的消息处理（脚本）来获取消息，走通Flume和Kafka的对接 1. Flume配置 1. 下载Flume和Kafka集成的插件，下载地址：https://github.com/beyondj2ee/f
  • Erlang vs TNSDL bookjovi erlang
          TNSDL是Nokia内部用于开发电信交换软件的私有语言，是在SDL语言的基础上加以修改而成，TNSDL需翻译成C语言得以编译执行，TNSDL语言中实现了异步并行的特点，当然要完整实现异步并行还需要运行时动态库的支持，异步并行类似于Erlang的process（轻量级进程），TNSDL中则称之为hand，Erlang是基于vm(beam)开发，
  • 非常希望有一个预防疲劳的java软件, 预防过劳死和眼睛疲劳,大家一起努力搞一个 ljy325 企业应用
    　非常希望有一个预防疲劳的java软件，我看新闻和网站，国防科技大学的科学家累死了，太疲劳，老是加班，不休息，经常吃药，吃药根本就没用，根本原因是疲劳过度。我以前做java,那会公司垃圾，老想赶快学习到东西跳槽离开，搞得超负荷，不明理。深圳做软件开发经常累死人，总有不明理的人，有个软件提醒限制很好，可以挽救很多人的生命。 相关新闻： （1）IT行业成五大疾病重灾区：过劳死平均37.9岁
  • 读《研磨设计模式》-代码笔记-原型模式 bylijinnan java设计模式
    声明： 本文只为方便我个人查阅和理解，详细的分析以及源代码请移步 原作者的博客http://chjavach.iteye.com/ /** * Effective Java 建议使用copy constructor or copy factory来代替clone()方法： * 1.public Product copy(Product p){} * 2.publi
  • 配置管理---svn工具之权限配置 chenyu19891124 SVN
    今天花了大半天的功夫，终于弄懂svn权限配置。下面是今天收获的战绩。 安装完svn后就是在svn中建立版本库，比如我本地的是版本库路径是C:\Repositories\pepos。pepos是我的版本库。在pepos的目录结构 pepos    component    webapps 在conf里面的auth里赋予的权限配置为 [groups]
  • 浅谈程序员的数学修养 comsci 设计模式编程算法面试招聘
                                     浅谈程序员的数学修养
  • 批量执行 bulk collect与forall用法 daizj oraclesqlbulk collectforall
    BULK COLLECT 子句会批量检索结果，即一次性将结果集绑定到一个集合变量中，并从SQL引擎发送到PL/SQL引擎。通常可以在SELECT INTO、 FETCH INTO以及RETURNING INTO子句中使用BULK COLLECT。本文将逐一描述BULK COLLECT在这几种情形下的用法。     有关FORALL语句的用法请参考：批量SQL之 F
  • Linux下使用rsync最快速删除海量文件的方法 dongwei_6688 OS
    1、先安装rsync：yum install rsync 2、建立一个空的文件夹：mkdir /tmp/test 3、用rsync删除目标目录：rsync --delete-before -a -H -v --progress --stats /tmp/test/ log/这样我们要删除的log目录就会被清空了，删除的速度会非常快。rsync实际上用的是替换原理，处理数十万个文件也是秒删。
  • Yii CModel中rules验证规格 dcj3sjt126com rulesyiivalidate
    Yii cValidator主要用法分析：  yii验证rulesit 分类： Yii yii的rules验证 cValidator主要属性 attributes ,builtInValidators,enableClientValidation,message,on,safe,skipOnError  
  • 基于vagrant的redis主从实验 dcj3sjt126com vagrant
    平台: Mac 工具: Vagrant 系统: Centos6.5 实验目的: Redis主从   实现思路 制作一个基于sentos6.5, 已经安装好reids的box, 添加一个脚本配置从机, 然后作为后面主机从机的基础box   制作sentos6.5+redis的box   mkdir vagrant_redis cd vagrant_
  • Memcached(二)、Centos安装Memcached服务器 frank1234 centosmemcached
    一、安装gcc rpm和yum安装memcached服务器连接没有找到，所以我使用的是make的方式安装，由于make依赖于gcc，所以要先安装gcc 开始安装，命令如下，[color=red][b]顺序一定不能出错[/b][/color]： 建议可以先切换到root用户，不然可能会遇到权限问题：su root 输入密码...... rpm -ivh kernel-head
  • Remove Duplicates from Sorted List hcx2013 remove
    Given a sorted linked list, delete all duplicates such that each element appear only once. For example,Given 1->1->2, return 1->2.Given 1->1->2->3->3, return&
  • Spring4新特性——JSR310日期时间API的支持 jinnianshilongnian spring4
    Spring4新特性——泛型限定式依赖注入 Spring4新特性——核心容器的其他改进 Spring4新特性——Web开发的增强 Spring4新特性——集成Bean Validation 1.1(JSR-349)到SpringMVC  Spring4新特性——Groovy Bean定义DSL Spring4新特性——更好的Java泛型操作API  Spring4新
  • 浅谈enum与单例设计模式 247687009 java单例
    在JDK1.5之前的单例实现方式有两种(懒汉式和饿汉式并无设计上的区别故看做一种)，两者同是私有构 造器，导出静态成员变量，以便调用者访问。 第一种 package singleton; public class Singleton { //导出全局成员 public final static Singleton INSTANCE = new S
  • 使用switch条件语句需要注意的几点 openwrt cbreakswitch
    1. 当满足条件的case中没有break，程序将依次执行其后的每种条件（包括default）直到遇到break跳出 int main() { int n = 1; switch(n) { case 1: printf("--1--\n"); default: printf("defa
  • 配置Spring Mybatis JUnit测试环境的应用上下文 schnell18 springmybatisJUnit
    Spring-test模块中的应用上下文和web及spring boot的有很大差异。主要试下来差异有： 单元测试的app context不支持从外部properties文件注入属性 @Value注解不能解析带通配符的路径字符串 解决第一个问题可以配置一个PropertyPlaceholderConfigurer的bean。 第二个问题的具体实例是：    
  • Java 定时任务总结一 tuoni javaspringtimerquartztimertask
     Java定时任务总结  一.从技术上分类大概分为以下三种方式：  1.Java自带的java.util.Timer类，这个类允许你调度一个java.util.TimerTask任务;   说明：    java.util.Timer定时器，实际上是个线程，定时执行TimerTask类 &
  • 一种防止用户生成内容站点出现商业广告以及非法有害等垃圾信息的方法 yangshangchuan rank相似度计算文本相似度词袋模型余弦相似度
    本文描述了一种在ITEYE博客频道上面出现的新型的商业广告形式及其应对方法，对于其他的用户生成内容站点类型也具有同样的适用性。   最近在ITEYE博客频道上面出现了一种新型的商业广告形式，方法如下：     1、注册多个账号（一般10个以上）。     2、从多个账号中选择一个账号，发表1-2篇博文
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他