计算机组成原理总复习文档

计算机组成原理总复习文档

目录

计算机组成原理总复习文档

第一章  计算机系统概述

第二章  运算器方法和运算器

第三章  内部存储器

第四章  指令系统

第五章  CPU 中央处理器

第六章  总线

第七章   外围设备

第八章  输入输出设备

第九章  操作系统支持

---

第一章  计算机系统概述

电子计算机分两类：电子模拟计算机、电子数字计算机

五代变化：电子管计算机、晶体管计算机、中小规模集成电路计算机、大规模和超大规模集成电路计算机：微型计算机、巨大规模集成电路计算机：单片机

五级层次：微程序设计级、机器语言级、操作系统级、汇编语言级、高级语言级

冯。诺依曼型计算机：存储程序、按地址自动执行、五大部件：控制器、运算器、存储器、输入、输出设备、以运算器为中心。

运算器：算术运算和逻辑运算、参与运算的数是二进制的、长度一般为8、16、32、64

存储器：存储数据和程序（指令）、容量（存储单元、存储单元地址、容量单位）、分类内存（ROM、RAM）、外存。存储器单位：2^10byte=1k   2^10k=1M   2^10M=1G  2^10G=1T

控制器：指令和程序：指令的形式（操作和地址码、存储程序的概念、指令中程序和数据的存放、指令系统）、指令和数据存储

软件与硬件逻辑等价性：任何操作可以由软件来实现也可以有硬件来实现、实体硬件机功能扩大、固件（功能上是软件，形态上是硬件）

第二章  运算器方法和运算器

计算机使用的数据分两类：符号数据、数值数据

计算机常用的数据格式：定点表示、浮点表示

定点纯小数表示数的范围：0<=|x|<=1-2^-n。

定点纯整数表示数的范围：0<=|x|<=2^n-1

IEEE754标准 —— 阶符 阶码 数符  尾数

32位的浮点数：

S数的符号位，1位，在最高位，“0”表示正数，“1”表示负数。

E是阶码，8位，采用移码表示。移码比较大小方便。

M是尾数， 23位，在低位部分，采用纯小数表示

采用这种方式时，将浮点数的指数真值e变成阶码E时，应将指数e加上一个固定的偏移值127(01111111)，即E=e+127。

64位浮点数：S 1位、E 11位、M 52位，E=e+1023.

例1若浮点数x的754标准存储格式为(41360000)16，求其浮点数的十进制数值。 解：将16进制数展开后，可得二制数格式为            0    100 00010011 0110 0000 0000 0000 0000            S      阶码(8位)                   尾数(23位) 指数e=阶码-127=10000010-01111111=00000011=(3)10 包括隐藏位1的尾数    1.M=1.011 0110 0000 0000 0000 0000=1.011011 于是有   x=(-1)S×1.M×2^e=+(1.011011)×2^3=+1011.011=(11.375)10

例2将数(20.59375)10转换成754标准的32位浮点数的二进制存储格式。 解:首先分别将整数和分数部分转换成二进制数： 20.59375=10100.10011    然后移动小数点，使其在第1，2位之间   10100.10011=1.010010011×24     e=4于是得到： S=0, E=4+127=131, M=010010011 得32位浮点数的二进制存储格式为： 01000001101001001100000000000000=(41A4C000)16

BCD:  用4位二进制数来表示1位十进制数中的0~9,然后个、十、百、千。

原码、反码、补码、移码

移码：（用在阶码中）【x】移=2^n+x ，2^n>x>=-2^n  与补码位相同，符号位相反。

例：设机器字长16位,定点表示,尾数15位,数符1位,问：(1)定点原码整数表示时,最大正数是多少?最小负数是多少?(2)定点原码小数表示时,最大正数是多少?最小负数是多少? (1)定点原码整数表示 最大正数值＝(2^15－1)10＝(＋32767)10 最小负数值＝－(2^15－1)10＝(－32767)10 (2)定点原码小数表示 最大正数值＝(1－2^(－15))10＝(＋0.111...11)2 最小负数值＝－(1－2^(－15))10＝(－0.111..11)2 注：1符号，１５数字 10为十进制 2为二进制

例;假设由S,E,M三个域组成的一个32位二进制字所表示的非零规格化浮点数ｘ,真值表示为（非IEEE754标准）：  ｘ＝(－1)s×(1.M)×2E－128 问：它所表示的规格化的最大正数、最小正数、最大负数、最小负数是多少？ (1)最大正数  0 1111 1111 111 1111 1111 1111 1111 1111    ｘ＝[1＋(1－2^(-23))]×2^127 (2)最小正数  000 000 000000 000 000 000 000 000 000 00   ｘ＝1.0×2^(－128) (3)最小负数  111 111 111111 111 111 111 111 111 111 11  ｘ＝－[1＋(1－2^(－23))]×2^127 (4)最大负数   100 000 000000 000 000 000 000 000 000 00  ｘ＝－1.0×2^(－128)

定点加法、减法：

补码加减法：[x+y]补=[x]补+[y]补  [x-y]补=[x]补+[-y]补

溢出检测：两正上溢变负数、两负下溢变正数。

溢出检测方法：双符号位法 00正确（正）01上溢10下溢 11正确（负）

   单符号位法 00正确（正）01上溢10下溢 11正确（负）

定点原码乘法原理：

设ｘ＝0.1101,ｙ＝0.1011　求x*y          部分积 　　　　　乘数　　     1.       0. 0 0 0 0                0 1 0 1 1　     部分积初始化为0 +X  0. 1 1 0 1                                      乘数最低位为１，加上被乘数 ------------------------------------------       0  1 1 0 1               0 1 0 1 1　     2.       0  0 1 1 0               1 0 1 0 1　   部分积右移，前面补0 +X  0  1 1 0 1                                    乘数最低位为１，加上被乘数 ------------------------------------------       1  0 0 1 1            1 0 1 0 1　         3.       0  1 0 0 1            1 1 0 1 0　     部分积右移，前面补０ +0  0  0 0 0 0                                   乘数最低位为０，加上0 ------------------------------------------       0  1 0 0 1            1 1 0 1 0            4.       0  0 1 0 0            1 1 1 0 1         部分积右移，前面补０ +X 0  1 1 0 1                                  乘数最低位为１，加上被乘数 ------------------------------------------       1  0 0 0 1             1 1 1 0 1   部分积右移，前面补０       0  1 0 0 0             1 1 1 1 0   运算四次结束，数值部分运算

不恢复余数除法：

法则: 余数为正,商1,求下一位商的办法是余数左移,减除数 （余正，商1，减）   余数为负,商0,求下一位商的办法是余数左移,加除数 （余负，商0，加）  均左移 若最后余数与被除数X异号，若X、Y同号，用+Y纠余；若X、Y异号，用-Y纠余。

例:x=0.1011 y=0.1101    求x/y。 [x]补=001011   [y]补=001101   [-y]补=110011

三态：高阻、0、1

定点运算器基本结构：单总线结构运算器、双总线结构运算器、三总线结构运算器

浮点加减运算：设有两个浮点数ｘ和ｙ,它们分别为ｘ＝2Eｘ·Mｘ      ｙ＝2Eｙ·Mｙ

其中Eｘ和Eｙ分别为数ｘ和ｙ的阶码,Mｘ和Mｙ为数ｘ和ｙ的尾数。两浮点数进行加法和减法的运算规则是

ｘ±ｙ＝(Mｘ 2^(Eｘ－Eｙ)±Mｙ)2^Eｙ,(Eｘ<＝Eｙ)

例：设x＝2^2×0.11011011,y=-2^4×0.10101100 1、0操作数检查（非0） 2、对阶：阶码对齐后才能加减。规则是阶码小的向阶码大的数对齐； 若△E＝0,表示两数阶码相等,即Eｘ＝Eｙ； 若△E>0,表示Eｘ>Eｙ；  若△E<0,表示Eｘ>Eｙ。 当Eｘ≠Eｙ时,要通过尾数的移动以改变Eｘ或Eｙ,使之相等。 例中:阶差=Ex-Ey=00 010- 00 100 =11 110  即△E为-2，Mx右移两位，Ex加2 3、尾数相加 例中:00.00110110（11）+11.01010100=11.10001010（11） 4、结果规格化 (1)在浮点加减运算时,尾数求和的结果也可以得到01.ф…ф或10.ф…ф,即两符号位不等,此时将运算结果右移以实现规格化表示,称为向右规格化。 （右加） 规则：尾数右移1位，阶码加1 (2)结果是00.0..01.....或11.1...10...时，则向左规格化。（左减） 规则：尾数左移1位，阶码减1，直到规格化 右规，阶码加1，左规，阶码减1 5.舍入处理 就近舍入(0舍1入):类似”四舍五入”,丢弃的最高位为1,进1（另有“置1”法） 6.溢出判断和处理 例中:左规为11.00010101（10），阶码减1为00011 推荐：https://blog.csdn.net/weixin_43752167/article/details/91385263

浮点乘除运算：设有两个浮点数ｘ和ｙ,它们分别为ｘ＝2Eｘ·Mｘ      ｙ＝2Eｙ·Mｙ

ｘ×ｙ＝2^(Eｘ＋Eｙ)·(Mｘ×Mｙ)                     ｘ÷ｙ＝2^(Eｘ－Eｙ)·(Mｘ÷Mｙ)

乘除运算分为四步:0操作数检查、阶码加减操作、尾数乘除操作、结果规格化和舍入处理

浮点数的阶码运算:移码的运算——[X]移+[Y]移=2n+[X+Y]移

01正确（正）10 上溢11 下溢 00正确（负）

例：设有浮点数ｘ＝2^(－5)×0.0110011,ｙ＝2^3×(－0.1110010),阶码用4位移码表示,尾数(含符号位)用8位补码表示。求[ｘ×ｙ]浮。要求用补码完成尾数乘法运算,运算结果尾数保留高8位(含符号位),并用尾数低位字长值处理舍入操作。 移码采用双符号位,尾数补码采用单符号位,则有 [Mｘ]补＝0.0110011   [Mｙ]补＝1.0001110, [Eｘ]移＝00 011       [Eｙ]移＝01 011   [Eｙ]补＝00 011        [ｘ]浮＝00 011, 0.0110011     [ｙ]浮＝01 011, 1.0001110 判断操作是否为”0”,求阶码和 [Eｘ＋Eｙ]移＝[Eｘ]移＋[Eｙ]补＝00 011＋00 011＝00 110,    值为移码形式－2。 尾数乘法运算  [Mｘ]补×[Mｙ]补＝[0.0110011]补×[1.0001110]补＝[1.1010010,1001010]补 (3) 规格化处理       乘积的尾数符号位与最高数值位符号相同,不是规格化的数,需要左规,阶码变为00 101(-3),  尾数变为 1.0100101,0010100。 (4) 舍入处理 　　尾数为负数,取尾数高位字长，按舍入规则,舍去低位字长，故尾数为1.0100101 。 　　最终相乘结果为  [ｘ×ｙ]浮＝00 101,1.0100101 其真值为ｘ×ｙ＝2^(－3)×(－0.1011011)

流水线浮点运算器实例：CPU之外的浮点运算器（80287）之内的（486DX以上）

 

第三章  内部存储器

存储器分类：1.存储介质（磁表面/半导体存储器）2.存取方式（随机/顺序存取）3.读写功能（ROM/RAM）4.信息的可保持性（永久性和非永久性）5.存储器系统（主/辅/缓/控）

分级结构：高速缓冲器、主存储器（主存）、外存（磁盘和光盘、磁带）

连接关系：

主存储器的技术指标：字存储单元（有字地址），字节存储单元（有字节地址）、存储容量、存取时间（命令发出到完成）、存储周期（连续启动两次的最小间隔）、存储器带宽

SRAM存储器:主存是半导体存储器有静态读写存储器（SRAM，快）动态（DRAM，容小）

基本的静态存储元阵列：存储位元、三组信号线（地址线、数据线（行列线）、控制线）

DRAM存储器：刷新周期：位元基于电容器上的电荷量存储，随时间和温度减少，保持原理记忆。刷新方式：集中式（所有行）分散式（每一行的刷新插入到正常的读/写周期之中）

DRAM工作原理：存储器容量：1.字长位数扩展2.字存储容量扩展3.存储器模块条

 

只读存储器：ROM有掩模ROM（存储内容固定）可编程ROM（可写入），一次性编程的PROM,多次编程的EPROM和EEPROM。EPROM光擦除可编程可读存储器,用40W紫外灯，相距2cm，照射几分钟即可。EEPROM电擦除可编程只读存储器,先抹后写,20ms,20年。

闪速存储器：FLASH存储器，高密度（存储容量）非易失性（无电可长期保存）其存储元在EPROM存储元基础上发展起来的。“0”状态浮空栅很多负电荷，控制栅有正电压。“1”状态，控制栅不加正电压，浮空栅少许电子或没有。浮空栅上的电荷量决定了是否进行读取操作时，加在栅极上的控制电压能否开启MOS管，并产生从漏极D到源极S的电流。

闪速存储中擦除操作：所有存储元浮空栅上的负电荷要全部放出去。

多模块交叉存储器：多个模块组成的主存储器线性编址

例5 设存储器容量为32字，字长64位，模块数m=4，分别用顺序方式和交叉方式进行组织。存储周期T=200ns，数据总线宽度为64位，总线传送周期=50ns。若连续读出4个字，问顺序存储器和交叉存储器的带宽各是多少? 解：顺序存储器和交叉存储器连续读出m=4个字的信息总量都是：q=64b×4=256b 顺序存储器和交叉存储器连续读出4个字所需的时间分别是： t2=mT=4×200ns=800ns=8×10^-7s t1=T+(m-1)T总=200ns+3×50ns=350ns=3.5×10^-7s 顺序存储器和交叉存储器的带宽分别是： W2=q/t2=256b÷(8×10^-7)s=320Mb/s W1=q/t1=256b÷(3.5×10^-7)s=730Mb/s

Cache存储器：解决CPU和主存之间的速度不匹配。地址映射、替换策略、写一致性、性能评价。cache是介于CPU和主存M2之间的小容量存储器，但存取速度比主存快。主存容量配置几百MB的情况下，cache的典型值是几百KB。cache能高速地向CPU提供指令和数据，从而加快了程序的执行速度。从功能上看，它是主存的缓冲存储器，由高速的SRAM组成，包括管理在内的全部功能由硬件实现。

Cache的设计依据:CPU这次访问过的数据，下次有很大的可能也是访问附近的数据。

CPU与Cache之间的数据传送是以字为单位   主存与Cache之间的数据传送是以块为单位

CPU读主存时，便把地址同时送给Cache和主存，Cache控制逻辑依据地址判断此字是否在Cache中，若在此字立即传送给CPU，否则，则用主存读周期把此字从主存读出送到CPU，与此同时，把含有这个字的整个数据块从主存读出送到cache中。

Cache命中率：在一个程序执行期间，设Nc表示cache完成存取的总次数，Nm表示主存完成存取的总次数，h定义为命中率，则有 h=Nc/（Nc+Nm)

若tc表示命中时的cache访问时间，tm表示未命中时的主存访问时间，1-h表示未命中率，则cache/主存系统的平均访问时间ta为：ta=h*tc+（1-h)tm

例6CPU执行一段程序时，cache完成存取的次数为1900次，主存完成存取的次数为100次，已知cache存取周期为50ns，主存存取周期为250ns，求cache/主存系统的效率和平均访问时间。  h=Nc/（Nc+Nm）=1900/(1900+100)=0.95    r=tm/tc=250ns/50ns=5 e=1/(r+(1-r)h)=1/(5+(1-5)×0.95)=83.3%    ta=tc/e=50ns/0.833=60ns

主存与Cache的地址映射：全相联的映射方式（多对多、主存内容可以拷贝到任意行、地址变换，标记构成一个目录表，冲突概率小利用率高，比较器难实现，适用于小容量的Cache）

直接映射方式（一对多、利用行号选择相应行，把行标记与CPU访问地址进行比较，相同命中，访问Cache。如果没有命中，访问内存，并将相应块写入Cache，冲突概率高）

组相联映射方式（前两者的组合）

替换策略：LFU、LRU、随机替换

写操作策略：写回法、全写法、写一次法

第四章  指令系统

指令系统基本概念：一台计算机中所有机器指令的集合，称为这台计算机的指令系统。

复杂指令系统计算机,简称CISC 精简指令系统计算机：简称RISC

RISC特点：简单而统一格式的指令译码；大部分指令可以单周期执行；只有LOAD/STORE可以访问存储器；简单的寻址方式；采用延迟转移技术；采用LOAD延迟技术；三地址指令格式；较多的寄存器；对称的指令格式

对指令系统的要求：

完备性：是指用汇编语言编写各种程序时，指令系统直接提供的指令足够使用，而不必用软件来实现。

有效性：有效性是指利用该指令系统所编写的程序能够高效率地运行。

规整性：规整性包括指令系统的对称性、匀齐性、指令格式和数据格式的一致性。

兼容性：系列机各机种之间具有相同的基本结构和共同的基本指令集，因而指令系统是兼容的，即各机种上基本软件可以通用。

低级语言与高级语言关系：

 

影响计算机指令格式的因素：机器的字长、存储器的容量、指令的功能

指令格式：操作码、地址码（三地址指令、二地址指令、单地址指令、零地址指令）

指令助记符：每条指令通常用3个或4个英文缩写字母来表示

8位微型计算机的指令格式：字长8位，指令结构可变，包括单字长指令、双字长指令和三字长指令，操作码长度固定

PDP/11系列机的指令格式：字长16位、单字长指令、操作码字段不固定。

指令和数据的寻址方式：CPU根据指令中给出的地址码字段寻找相应的操作数的方式。

顺序方式（pc）跳跃方式

操作数的寻址方式：形成操作数有效地址的方法称为寻址方式。1.操作数包含在指令中；2.操作数包含在CPU的某一个内部寄存器中；  3.操作数包含在主存储器中；4.操作数包含在I/O设备的端口中5.根据操作数放在不同的地方，从而派生各种不同的寻址方式

隐含寻址：指令中隐含着操作数的地址

立即寻址：指令中在操作码字段是立即数

直接寻址：指令中地址码字段给出操作数的有效地址

间接寻址：指令的地址码部分给出的是存放操作数地址的主存单元的地址。

寄存器地址：在指令的地址码部分给出CPU内某一通用寄存器的编号，指令的操作数存放在相应的寄存器中。

寄存器间接寻址 ：将操作数放在主存储器中，而操作数的地址放在某一通用寄存器中，然后在指令的地址码部分给出该通用寄存器的编号。

相对寻址：由程序计数器PC提供基准地址，而指令的地址码部分给出相对的位移量D，两者相加后作为操作数的有效地址。

基址寻址：指令的地址码部分给出偏移量D，而基准地址放在基址寄存器Rb中，最后操作数的有效地址仍然是由基准地址A与偏移量D相加而成。Rb中的内容称为基准地址，该值可正可负。

变址寻址：将指令的地址码部分给出的基准地址A与CPU内某特定的变址寄存器Rx中的内容相加，以形成操作数的有效地址。

      按结构不同，分为寄存器堆栈和存储器堆栈。不同机器有不同的指令系统。一个较完善的指令系统应当包含数据传送类指令、算术运算类指令、逻辑运算类指令、程序控制类指令、I/O类指令、字符串类指令、系统控制类指令。

第五章  CPU 中央处理器

CPU的功能和组成：取指令 操作控制、时间控制 执行指令

指令控制（程序的顺序控制）操作控制（一条指令有若干操作信号实现）

时间控制（指令各个操作实施时间的定时） 数据加工（算术运算和逻辑运算）

CPU基本组成：运算器+控制器

运算器：ALU、累加器、暂存器

控制器组成：程序计数器、指令寄存器、数据缓存器、地址寄存器、通用寄存器、状态寄存器、时序发送器、指令译码器、总线。

CPU寄存器：DR缓冲寄存器/地址寄存器AR、IR指令寄存器、PC程序计数器。

操作控制器和时序产生器：数据通路、操作控制器（组合类型、存储类型、混合类型）、硬布线控制器（组合逻辑技术）、微程序控制器（存储逻辑）、组合逻辑和存储逻辑结合型（PLA）

时序产生器。

指令周期基本概念：取指令、分析指令到执行完该指令所需的全部时间。机器周期又称CPU周期。

时钟周期：在一个机器周期内，要完成若干个微操作。把一个机器周期分为若干个相等的时间段，每一个时间段称为一个节拍。节拍常用具有一定宽度的电位信号表示，称之为节拍电位。节拍的宽度取决于CPU完成一次基本的微操作的时间。

时序产生器作用：1.CPU中的控制器用它指挥机器的工作2.CPU可以用时序信号/周期信息来辨认从内存中取出的是指令还是数据，3.一个CPU周期中时钟脉冲对CPU的动作有严格的约束，4.操作控制器发出的各种信号是时间（时序信号）和空间（部件操作信号）的函数。

体制：组成计算机硬件的器件特性决定了时序信号的基本体制是电位-脉冲制。

硬布线控制器：采用主状态周期-节拍电位-节拍脉冲三级体制

微程序控制器：节拍电位-节拍脉冲二级体制

时序信号产生器：产生时序信号，由时钟源、环形脉冲发生器，节拍脉冲和读写时序译码逻辑和启停控制逻辑。

时钟脉冲源：电路左边是振荡电路，右边是整形电路，左边的电路产生接近正弦波的波形，右边非门则将其整形为一个理想的方波。

环形脉冲发生器：产生一组有序间隔相等或不等的脉冲序列。

节拍脉冲和读/写时序的编码：一个CPU周期包含4个等间隔的节拍脉冲。

启停控制逻辑：启动、停机是随机的，对读/写时序信号也需要由启停逻辑加以控制。

控制方式：同步控制方式——指令的机器周期和时钟周期数不变

异步控制方式——每条指令需要多长时间就占多长时间

联合控制方式——大部分指令在固定的周期内完成，少数难以确定的操作采用异步方式。

微程序控制器：把操作控制信号编制成微指令，存放到控制存储器里，运行时，从控存中取出微指令，产生指令运行所需的操作控制信号。

微命令：控制部件向执行部件发出的各种控制命令叫作微命令，它是构成控制序列的最小单位。

微操作：是微命令的操作过程。两者一一对应，命令是操作的控制信号，操作是命令的操作过程，是执行部件中最基本的操作。

微指令：把在同一CPU周期内并行执行的微操作控制信息，存储在控制存储器里，称为一条微指令。是微命令的组合，操作控制字段，顺序控制字段。

微程序：一系列微指令的有序集合就是微程序。

微地址 ：存放微指令的控制存储器的单元地址

微程序控制器：控制存储器(μCM)，微程序控制器的核心部件，用来存放微程序。

微指令寄存器(μIR)，存放从μCM取出的正在执行的微指令，它的位数同微指令字长相等。

微地址形成部件，用来产生初始微地址和后继微地址，以保证微指令的连续执行。

微地址寄存器(μMAR) ，接受微地址形成部件送来的微地址，为下一步从μCM中读取微指令作准备。

微程序控制器工作过程：1.执行取指令的公共操作，2.由机器指令的操作码字段通过微地址形成部件产生出该机器指令所对应的微程序的入口地址，并送入μMA。3.从μCM中逐条取出对应的微指令并执行之，每条微指令都能自动产生下一条微指令的地址。4.一条机器指令对应的微程序的最后一条微指令执行完毕后，其下一条微指令地址又回到取指微程序的人口地址，从而继续第(1)步，以完成取下条机器指令的公共操作。

RISC CPU：1.采用流水线技术，简答而统一格式的指令译码；大部分指令可以单周期执行，只有LOAD/STORE可以访问存储器3.简单的寻址方式4.采用延迟转移技术5.采用Load延迟技术6.三地址指令格式7.较多寄存器8.对称指令格式。

流水CPU：

并行处理技术：时间并行、空间并行、时间+空间并行

流水计算机系统组成：存储器体系（多体交叉存储器；Cache），流水方式CPU：指令部件、指令队列、执行部件。

流水线的分类：指令流水线、算术流水线、处理机流水线

 

第六章  总线

总线分类：内部总线（CPU内部连接各寄存器及运算器部件之间的总线）、系统总线（外部总线，CPU和计算机系统中其他高速功能部件相互连接的总线）、I/O总线（中低速I/O设备相互连接的总线）

总线特性：物理特性、功能特性、电气特性、时间特性

总线优点：简化系统设计，简化系统结构，提高系统可靠性，便于系统的扩充和更新

总线带宽：总线本身所能达到的最高传输速率。

【例1】（1）某总线在一个总线周期中并行传送4个字节的数据，假设一个总线周期等于一个总线时钟周期，总线时钟频率为33MHz，总线带宽是多少? 如果一个总线周期中并行传送64位数据，总线时钟频率升为66MHz，总线带宽是多少? （1）设总线带宽用Dr表示，总线时钟周期用T=1/f表示，一个总线周期传送的数据量用D表示，根据定义可得Dr=D/T=D×（1/T）=D×f=4B×33×106/s=132MB/s （2）64位=8B        Dr=D×f=8B×66×106/s=528MB/s

总线的连接方式：单总线结构、多总线、高速CPU总线、系统总线

总线内部结构：32条地址线、32或64条数据线、控制线

信息传送方式：串行传送（速度慢）、并行传送（电位传送）、分时传送（总线复用或共享总线）

总线接口基本概念：是CPU和主存、外设之间通过总线进行连接的逻辑部分

【例2】利用串行方式传送字符（如图），每秒钟传送的比特（bit）位数常称为波特率。假设数据传送速率是120个字符/秒，每一个字符格式规定包含10个比特位（起始位、停止位、8个数据位），问传送的波特率是多少?每个比特位占用的时间是多少? 解： 波特率为：10位×120/秒=1200波特 每个比特位占用的时间Td是波特率的倒数：Td=1/1200=0.833×10-3s=0.833ms

总线的仲裁：为了解决多个功能模块争用总线的问题，仲裁方式：集中式和分布式

集中式仲裁：链式查询、计数器定时查询、独立请求方式

总线的定时：事件出现在总线上的时序关系，同步定时、异步定时

总线数据传送模式：读、写操作，块传送、写后读、读修改写操作、广播、广集操作

 

第七章   外围设备

 

 

第八章  输入输出设备

外围设备的定时方式：高速外设采用同步定时方式、慢速或中速采用异步定时的方式

信息交换方式：程序查询方式、程序中断方式、DMA方式、通道方式

程序查询方式：设备编址、输入输出指令、程序查询接口

程序中断概念：指CPU暂时中止现行程序，转去处理随机发生的紧急事件，处理完后自动返回原程序的功能和技术。CPU中设置中断机构，在外设接口中设置中断控制器，在软件上设置相应的中断服务程序。

中断系统的功能：(1)实现主机和外设的并行工作；(2)处理故障；(3)实现多道程序和分时操作；(4)实时控制；(5)实现人机联系；(6)实现多机通信。

中断源：能够向CPU发出中断请求的事件。输入、输出设备中断。数据通道中断。实时时钟中断。故障中断。系统中断。为了调试程序而设置的中断。

单级中断：所有中断源属于同一级，离CPU越近，优先级越高。中断源的识别：串行排队链法，IR1，IR2，IR3为中断请求信号 IS1，IS2，IS3为中断选中信号 INTI为中断排队输入 INTO为中断排队输出

中断向量：当CPU响应中断时，有硬件直接产生一个固定的地址（向量地址）。由向量地址指出每个中断源设备的中断服务程序入口，这种方法通常称为向量中断。

多级中断：中断源的识别——中断优先排队电路，中断向量产生电路

优先级选择方式：完全嵌套方式，轮换优先级方式A，轮换优先级方式B，查询方式

DMA一般概念：直接存储器访问，是为了在主存储器与 I/O设备间高速交换批量数据而设置的。

DMA基本思想：通过硬件控制实现主存与I/O设备间的直接数据传送，在传送过程中无需CPU的干预。数据传送是在DMA控制器控制下进行的。

DMA优点：速度快，有利于发挥CPU的效率。

DMA传送方式：1、CPU暂停方式  2、周期挪用方式  3、DMA和CPU交替访问内存工作方式

DMA阶段：第一阶段是进行初始化，CPU通过程序I／O的方式给DMA控制器预置初值，取状态和送传送需要的有关参数。

第二段是由DMA控制器控制外设与主存之间的数据交换。

第三阶段即CPU中断原程序后进行后处理。

选择型和多路型DMA控制器：

 

 由图看出，T1间隔中控制器首先为打印机服务，因为此时只有打印机有请求。T2间隔前沿磁盘、磁带同时有请求，首先为优先权高的磁盘服务，然后为磁带服务，每次服务传送一个字节。在120μs时间阶段中，为打印机服务只有一次(T1)，为磁盘服务四次(T2，T4，T6，T7)，为磁带服务三次(T3，T5，T8)。从图上看到，在这种情况下DMA尚有空闲时间，说明控制器还可以容纳更多设备。

通道：是计算机系统中代替CPU管理控制外设的独立部件，是一种能执行有限I/O指令集合-通道命令的I/O处理机。在通道控制方式，一个主机可以连接几个通道。每个通道又可连接多台I/O设备，这些设备可具有不同速度，可以是不同种类。

通道方式：主机-通道-设备控制器-I/O设备四级连接方式。在CPU启动通过后，通道自动的去内存取出通道指令并执行指令。直到数据交换过程结束向CPU发出中断请求，进行通道结束处理工作。

通道功能：执行通道指令，组织外围设备和内存进行数据传输，按I/O指令要求启动外围设备，向CPU报告中断等，

通道工作过程：1.在用户程序中使用访管指令进入管理程序，由CPU通过管理程序组织一个通道程序，并启动通道。2.通道处理机执行CPU为它组织的通道程序，完成指定的数据输入输出工作。3.通道程序结束后向CPU发中断请求。CPU响应这个中断请求后，第二次进入操作系统，调用管理程序对输入输出中断请求进行处理。

通道类型：选择通道、多路通道

SCSI是系统级接口，是处于主适配器和智能设备控制器之间的并行I/O接口，改进的SCSI可允许连接1～15台不同类型的高速外围设备。SCSI的不足处在于硬件较昂贵，并需要通用设备驱动程序和各类设备的驱动程序模块的支持。

第九章  操作系统支持

操作系统：操作系统是管理计算机资源并为用户提供服务的系统软件，作为硬件与应用软件之间的接口，向用户和应用软件提供各种服务，合理组织计算机工作流程，提供良好运行环境，操作系统起着承上启下的作用。

操作系统目标：

管理系统资源:操作系统能有效管理系统中的所有硬件资源和软件资源，使资源得到充分利用。

提高系统效率:操作系统能合理地组织计算机的工作流程，改进系统性能，提高系统效率。

方便用户使用:通过向用户提供友好的用户界面，操作系统能让用户更方便、更轻松地使用计算机系统。

增强机器功能:操作系统能通过扩充改造硬件部件并提供新的服务来增强机器功能。

构筑开放环境:操作系统通过遵循相关技术标准的方式支持体系结构的可伸缩性和可扩展性，支持应用程序在不同平台上的移植和互操作。

操作系统的核心任务：管理计算机系统中的资源

操作系统对计算机硬件资源的管理：处理器管理、存储器管理、设备管理