- VCS简介
XtremeDV
VCS快速实战指南
1.2.1关于VCSVCS是VerilogCompiledSimulator的缩写。VCSMX®是一个编译型的代码仿真器。它使你能够分析,编译和仿真Verilog,VHDL,混合HDL,SystemVerilog,OpenVera和SystemC描述的设计。它还为您提供了一系列仿真和调试功能,以验证您的设计。这些功能提供了源码调试和仿真结果查看功能。vcs提供了一系列的feature,如下图:业界
- vcs 入门
hemmingway
Xilinx/FPGA
synopsysvcs软件是仿真和验证的软件,必须掌握。vcs即verilogcompilesimulator支持verilog,systemVerilog,openvera,systemC等语言,同时也有代码覆盖率检测等功能。可以合第三方软件集合使用,例如Vera,Debussy,Specman等等。在linux下调用vcs,需要设置相应的环境变量。1、学习vcs最好的资料肯定是官方的说明书,安
- Xilinx Vivado的RTL分析(RTL analysis)、综合(synthesis)和实现
2401_84185145
程序员fpga开发
理论上,FPGA从编程到下载实现预期功能的过程最少仅需要上述7个步骤中的4、5、6和7,即RTL分析、综合、实现和下载。其中的RTL分析、综合、实现的具体含义和区别又是什么?2、RTL分析(RTLanalysis)一般来讲,通常的设计输入都是Verilog、VHDL或者SystemVerilog等硬件描述语言HDL编写的文件,RTL分析这一步就是将HDL语言转化成逻辑电路图的过程。比如HDL语言描
- UVM TLM之analysis_port的write函数
斐非韭
uvm
analysis端口analysis_port/analysis_export(analysis_imp)没有阻塞和非阻塞概念在analysis_imp所在的模块必须定义一个write函数;write函数收到的数据放到run_phase中处理需要存放到队列中并借助一个event;(example)具体过程:analysis_port的write函数会依次获取与其相连的analysis_imp,并调
- 白皮书《UVM实战》2.5.2代码详细注释(包括知识点对应页码)
元气少女大斩FPGA
fpga开发
1.my_driver.sv`ifndefMY_DRIVER__SV`defineMY_DRIVER__SVclassmy_driverextendsuvm_driver#(my_transaction);virtualmy_ifvif;//声明虚接口vif//使用uvm_component_utils宏注册到factory`uvm_component_utils(my_driver)//构造函数
- System Verilog学习笔记(十二)——数组(2)
颖子爱学习
SystemVerilog学习笔记学习笔记
SystemVerilog学习笔记(十二)——数组(2)动态数组在编译时不会为其定制尺寸,而是在仿真运行时来确定动态数组一开始为空,需要使用new[]来为其分配空间声明方式intdyn[],d2[];//声明了两个动态数组initialbegindyn=new[5];//包含5个元素foreach(dyn[j])dyn[j]=j;//初始化元素d2=dyn;//拷贝数组dyn.delete();/
- fpga 需要掌握哪些基础知识?
宸极FPGA_IC
fpga开发fpga硬件工程嵌入式硬件javastm32
个人根据自己的一些心得总结一下fpga需要掌握的基础知识,希望对你有帮助。1、数电(必须掌握的基础),然后进阶学模电,2、掌握HDL(verilog或VHDL)一般建议先学verilog,然后可以学SystemVerilog和VHDL。3、掌握FPGA设计流程/原理(推荐教材:FPGA权威指南、AlteraFPGA/CPLD设计、IP核芯志-数字逻辑设计思想、静态时序分析、嵌入式逻辑分析仪等)。4
- vscode开发FPGA(0)--windows平台搭建
zidan1412
FPGAvscode编辑器
一、从官网下载安装VScodeDownloadVisualStudioCode-Mac,Linux,Windows二、安装配置插件1.安装Chinese(simplified)中文汉化包2.安装Verilog-HDL/systemVerilog插件(支持verilog语法)3.配置CTagsSupport插件(支持代码跳转)1)在github下载universalctags最新版本Release2
- 数字芯片验证入门
凳子花❀
验证数字IC设计Veriloguvmsystemverilog数字芯片验证
文章目录数字芯片验证入门1.验证那些事2.芯片验证系列——Testpoints分解3.芯片验证系列——验证计划4.关于芯片验证中写testcase的一些想法SystemVerilog1.随机化策略——随机变量rand、约束constraint、权重dist、随机数产生示例2.SV--Coverage覆盖率3.SystemVerilogTutorial4.foreach5.多线程数字芯片验证入门最近
- 【芯片设计- RTL 数字逻辑设计入门 11.1 -- 状态机实现 移位运算与乘法 1】
CodingCos
芯片设计RTL数字逻辑设计扫盲fpga开发
文章目录移位运算与乘法状态机简介SystemVerilog中的测试平台VCS波形仿真阻塞赋值和非阻塞赋值有限状态机(FSM)与无限状态机的区别本篇文章接着上篇文章【芯片设计-RTL数字逻辑设计入门11–移位运算与乘法】继续介绍,这里使用状态机来实现。移位运算与乘法已知d为一个8位数,请在每个时钟周期分别输出该数乘1/3/7/8,并输出一个信号通知此时刻输入的d有效(d给出的信号的上升沿表示写入有效
- DVT学习与使用
Dale_e
SV学习学习笔记经验分享材料工程
补充1.打开某些隐藏窗口或图标:1.DVT基本概念和示例引入1.1双击uvm_1.2_ubus,选择一个路径,点finish,dvt会自动将ubus这个例子的文件拷贝在你创建的路径下,并且自动帮助你构建项目1.2下面是创建完成后的界面1.3打开项目里的代码文件比如ubus.env.sv,可查看验证代码1.4windows——showview:打开我们需要的功能窗口,other里有其他许多未显示的功
- UVM实验4
Dale_e
SV学习笔记经验分享学习
1.实验目的将generator,driver与test的关系最终移植为sequence,sequencer,driver和test的关系,聚焦于sequence和sequencer的使用。2.实验过程2.1driver与sequencer的改建1.验证结构框图2.实际代码以chnl_pkg为例:classchnl_driverextendsuvm_driver#(chnl_trans);//dr
- UVM实验3
Dale_e
SV学习材料工程笔记经验分享学习
1.实验目的1.在之前的monitor到checker的通信,以及checker与referencemodel之间的通信,都是通过mailbox以及在上层进行其句柄的传递实现的。我们在接下来的实验要求中,需要大家使用TLM端口进行通信,做逐步的通信元素和方法的替换2.涉及到通信的有各个agent里的monitor和mcdf_checker的mailbox的通信;以及mcdf_fefmod和mcdf
- UVM实验2
Dale_e
SV学习笔记经验分享材料工程
1.代码讲解1.1问题1:为什么要用$cast(),以及为什么要用void’()taskdo_drive();chnl_transreq,rsp;@(posedgeintf.rstn);foreverbeginthis.req_mb.get(req);this.chnl_write(req);void'($cast(rsp,req.clone()));//req.clone调用的核心基类的方法,永
- systemverilog 宏定义 `define
hh199203
systemverilogsystemverilog宏定义参数传递
文章目录前言1标准中关于`define宏的介绍1.1特殊符号`"1.2特殊符号\`\`"1.3特殊符号``2带参数的宏`define2.1带参数宏的使用方法及其存在的问题2.2解决宏定义变量传参的方法总结前言本文主要记录一下systemverilog中`define宏定义的使用,主要介绍带参数的宏传递方法。1标准中关于`define宏的介绍在《SystemVerilog_3.1a》标准中,关于`d
- 如何理解派生类的构造函数
hh199203
systemverilog构造函数new
文章目录前言一、派生类的构造函数二、派生类的构造函数举例总结前言在class中,有的时候有构造函数new,有的时候又没有构造函数new,本文主要记录一下,派生类的构造函数的执行过程,帮助更好的理解class的构造函数。一、派生类的构造函数当派生类中没有构造函数时,VCS会自动插入一个构造函数new,并执行其父类中的构造函数super.new();当派生类中有构造函数时,systemverilog期
- UVM功能覆盖率(二) —— 基本语法介绍
hh199203
UVMUVM功能覆盖率systemverilog基本语法
文章目录前言一、覆盖组covergroup二、覆盖点coverpoints2.1iff关键字2.2default关键字2.3bins关键字2.3.1带参数的bins2.4with关键字2.5wildcard关键字2.6ignore_bins关键字2.7illegal_bins关键字2.8一些异常情况的举例分析三、交叉覆盖率cross3.1cross关键字3.2binsof和intersect关键字
- UVM中打印格式及其控制方法
hh199203
UVMUVMsystemverilogsformatf打印格式
文章目录前言一、UVM中提供的打印宏二、UVM打印宏打印参数三、命令行控制打印信息总结前言在基于UVM的验证环境中写代码的时候,经常需要打印一些参数进行调试。本文主要总结一下,在UVM中如何去打印,以及如何去控制打印信息。一、UVM中提供的打印宏如下图所示,uvm中提供了`uvm_info、`uvm_warning、`uvm_error、`uvm_fatal这四个宏,分别用于打印不同严重等级的信息
- SystemVerilog约束随机(二)
hh199203
systemverilogsystemverilog随机约束
文章目录前言一、SystemVerilog约束随机1.1集合操作setmembership1.2权重约束weightedconstraints1.3队列约束arrayconstranint1.4条件约束orderconstraints1.5等价约束equivalenceconstraints1.6顺序约束solverorder总结前言这里主要记录一下systemverilog中的一些约束,包括:集
- Vivado编译介绍
cckkppll
fpga开发
Vivado编译介绍合成是将寄存器传输级别(RTL)指定的设计转换为门级表示。AMDVivado™合成是定时驱动的,并针对内存进行优化使用和性能。Vivado合成支持以下的可合成子集:•SystemVerilog:IEEE标准SystemVerilog统一硬件设计规范,以及验证语言(IEEEStd1800-2012)•Verilog:IEEEVerilog硬件描述语言标准(IEEEStd1364-
- 【数字IC精品文章收录】近500篇文章-学习路线-基础知识-接口-总线-脚本语言-芯片求职-安全-EDA-工具-低功耗设计-Verilog-低功耗-STA-设计-验证-FPGA-架构-AMBA-书籍-
程序员负总裁
学习安全fpga开发
数字IC全站文章索引demo版(建议收藏慢慢看)*一、项目说明*1.1索引目的1.2收录原则1.3投稿方式1.4版本迭代二、数字IC学习路线三、通用技能篇*3.1数字电路3.2硬件描述语言(Verilog)3.3linux操作系统3.4C语言3.5微机原理3.6汇编语言3.7计算机组成原理3.8计算机体系架构3.9STA静态时序分析3.10SystemVerilog3.11UVM3.12SVA3.
- SystemVerilog中数组内置函数sum()的一个注意点
谷公子的藏经阁
SystemVerilogSystemverilog数组内置函数芯片设计芯片验证UVM
Systemverilog内置了数组求和运算方法(sum()),将数组的所有元素累加起来,返回一个最终值。在使用时要注意数组类型的位宽,通常情况下,如果你将一组单bit的值加起来,Systemverilog会使用足够的精度来确保不丢失任何bit的值。但是数组内置方法sum()使用的是数组类型的位宽,因此,如果你直接使用sum()去算单bit类型的数组,那么最终结果还是单bit,这可能不是你所期望的
- “OVL断言“和“assert 断言“有什么区别和联系
禅空心已寂
uvmIC验证前端OVLassert
目录区别:1.OVL断言:2.SystemVerilog`assert`断言:3.设计目的:4.语法:5.特定功能:联系:1.都属于基于断言的验证:2.都用于仿真验证:3.都可用于捕获设计中的问题:OVL(OpenVerificationLibrary)断言和SystemVerilog的`assert`断言都是在验证中用于描述设计性质和约束的工具,都是基于断言的验证方法,但它们有一些关键的区别和联
- $hdl_xmr_force,$value$plusargs
禅空心已寂
前端uvmsystemverilog系统函数
1、$hdl_xmr_force:tasktriggerreset();$hdl_xmr_force("rkvtimertb.apbrstn","0");//rkvtimertb.apbrstn<=0;#20ns;$hdl_xmr_force("rkvtimertb.apbrstn",“1");//rkvtimertb.apbrstn<=1;endtask在SystemVerilog中,`$hdl
- UVM实战笔记(七)
搬砖小张
UVM实战fpga开发学习硬件工程
第七章.UVM中的寄存器模型7.1寄存器模型简介7.1.1带寄存器配置总线的DUT本章节使用的DUT带寄存器配置,代码如下:moduledut(clk,rst_n,bus_cmd_valid,bus_op,bus_addr,bus_wr_data,bus_rd_data,rxd,rx_dv,txd,tx_en)inputclk;//systemclockinputrst_n;//systemres
- 关于uvm_reg_predictor #() predictor
禅空心已寂
前端uvmreg_predictorIC验证
1、ExplicitRegisterPredictor`uvm_reg_predictor`类定义了一个预测器组件,用于基于在物理总线上显式观察到的事务来更新寄存器模型的镜像值。2、uvm_reg_predictor根据观察到的总线事务更新寄存器模型的镜像值。该类将观察到的总线事务(类型为BUSTYPE)转换为通用寄存器事务,通过总线地址确定正在访问的寄存器,然后根据寄存器的访问模式使用观察到的总
- Barrel Shifter RTL Combinational Circuit——桶移位寄存器SystemVerilog实现
疯狂的泰码君
SystemVerilogSystemVerilog
在本博客中,将围绕许多设计中存在的非常有用的电路(桶形移位器电路)设计电路。将从最简单的方法开始实现固定位宽字的单向旋转桶形移位器,最后设计一个具有可参数化字宽的多功能双向桶形移位器电路。BarrelShifter桶形移位器是一种数字电路,可以将数据字移位指定位数,而不使用任何顺序逻辑,仅使用纯组合逻辑。它有一个控制输入,指定它移动的位数。桶移位器类似于移位寄存器(多位),不同之处在于寄存器的移位
- 数字电路设计——加法器
爱寂寞的时光
电子技术计算机体系结构算法硬件工程嵌入式硬件
数字电路设计——加法器半加器半加器只有两个一位宽的输入aaa和bbb,输出a+ba+ba+b所产生的本位和sumsumsum和进位coutcoutcout。组合逻辑为:S=A⊕B,Cout=ABS=A\oplusB,Cout=ABS=A⊕B,Cout=AB真值表和原理图符合为:SystemVerilog实现代码:modulehadder(inputlogica,inputlogicb,output
- 【UVM源码】sequence机制使用方法和源代码解析
飓风_数字IC验证
UVM基础理论硬件工程
本文目录一、sequence机制使用方法(1)sequence的body方法开发:(2)sequence启动方式:(3)virtualsequencer二、sequence机制源代码解析Sequences类继承关系sequence相关类的源码文件介绍uvm_sequence_item.svh文件uvm_sequence_base.svh文件uvm_sequence.svhconfig_db方式发起
- 【system verilog】SV Assertion 断言
飓风_数字IC验证
systemverilog硬件工程
SystemVerilogAssertion断言总结SV断言是什么?有什么用?SV断言是什么?SV断言有什么用?SV断言怎么用?SV断言语法即时断言与并发断言即时断言并发断言序列sequence边缘表达式时钟周期延迟属性property时钟定义禁止属性执行块蕴含操作后续算子固定延迟的蕴含使用序列作为先行算子的蕴含嵌套的蕴含在蕴含中使用ifelse时序窗口重叠的时序窗口语法之ended结构$past
- apache ftpserver-CentOS config
gengzg
apache
<server xmlns="http://mina.apache.org/ftpserver/spring/v1"
xmlns:xsi="http://www.w3.org/2001/XMLSchema-instance"
xsi:schemaLocation="
http://mina.apache.o
- 优化MySQL数据库性能的八种方法
AILIKES
sqlmysql
1、选取最适用的字段属性 MySQL可以很好的支持大数据量的存取,但是一般说来,数据库中的表越小,在它上面执行的查询也就会越快。因此,在创建表的时候,为了获得更好的 性能,我们可以将表中字段的宽度设得尽可能小。例如,在定义邮政编码这个字段时,如果将其设置为CHAR(255),显然给数据库增加了不必要的空间,甚至使用VARCHAR这种类型也是多余的,因为CHAR(6)就可以很
- JeeSite 企业信息化快速开发平台
Kai_Ge
JeeSite
JeeSite 企业信息化快速开发平台
平台简介
JeeSite是基于多个优秀的开源项目,高度整合封装而成的高效,高性能,强安全性的开源Java EE快速开发平台。
JeeSite本身是以Spring Framework为核心容器,Spring MVC为模型视图控制器,MyBatis为数据访问层, Apache Shiro为权限授权层,Ehcahe对常用数据进行缓存,Activit为工作流
- 通过Spring Mail Api发送邮件
120153216
邮件main
原文地址:http://www.open-open.com/lib/view/open1346857871615.html
使用Java Mail API来发送邮件也很容易实现,但是最近公司一个同事封装的邮件API实在让我无法接受,于是便打算改用Spring Mail API来发送邮件,顺便记录下这篇文章。 【Spring Mail API】
Spring Mail API都在org.spri
- Pysvn 程序员使用指南
2002wmj
SVN
源文件:http://ju.outofmemory.cn/entry/35762
这是一篇关于pysvn模块的指南.
完整和详细的API请参考 http://pysvn.tigris.org/docs/pysvn_prog_ref.html.
pysvn是操作Subversion版本控制的Python接口模块. 这个API接口可以管理一个工作副本, 查询档案库, 和同步两个.
该
- 在SQLSERVER中查找被阻塞和正在被阻塞的SQL
357029540
SQL Server
SELECT R.session_id AS BlockedSessionID ,
S.session_id AS BlockingSessionID ,
Q1.text AS Block
- Intent 常用的用法备忘
7454103
.netandroidGoogleBlogF#
Intent
应该算是Android中特有的东西。你可以在Intent中指定程序 要执行的动作(比如:view,edit,dial),以及程序执行到该动作时所需要的资料 。都指定好后,只要调用startActivity(),Android系统 会自动寻找最符合你指定要求的应用 程序,并执行该程序。
下面列出几种Intent 的用法
显示网页:
- Spring定时器时间配置
adminjun
spring时间配置定时器
红圈中的值由6个数字组成,中间用空格分隔。第一个数字表示定时任务执行时间的秒,第二个数字表示分钟,第三个数字表示小时,后面三个数字表示日,月,年,< xmlnamespace prefix ="o" ns ="urn:schemas-microsoft-com:office:office" />
测试的时候,由于是每天定时执行,所以后面三个数
- POJ 2421 Constructing Roads 最小生成树
aijuans
最小生成树
来源:http://poj.org/problem?id=2421
题意:还是给你n个点,然后求最小生成树。特殊之处在于有一些点之间已经连上了边。
思路:对于已经有边的点,特殊标记一下,加边的时候把这些边的权值赋值为0即可。这样就可以既保证这些边一定存在,又保证了所求的结果正确。
代码:
#include <iostream>
#include <cstdio>
- 重构笔记——提取方法(Extract Method)
ayaoxinchao
java重构提炼函数局部变量提取方法
提取方法(Extract Method)是最常用的重构手法之一。当看到一个方法过长或者方法很难让人理解其意图的时候,这时候就可以用提取方法这种重构手法。
下面是我学习这个重构手法的笔记:
提取方法看起来好像仅仅是将被提取方法中的一段代码,放到目标方法中。其实,当方法足够复杂的时候,提取方法也会变得复杂。当然,如果提取方法这种重构手法无法进行时,就可能需要选择其他
- 为UILabel添加点击事件
bewithme
UILabel
默认情况下UILabel是不支持点击事件的,网上查了查居然没有一个是完整的答案,现在我提供一个完整的代码。
UILabel *l = [[UILabel alloc] initWithFrame:CGRectMake(60, 0, listV.frame.size.width - 60, listV.frame.size.height)]
- NoSQL数据库之Redis数据库管理(PHP-REDIS实例)
bijian1013
redis数据库NoSQL
一.redis.php
<?php
//实例化
$redis = new Redis();
//连接服务器
$redis->connect("localhost");
//授权
$redis->auth("lamplijie");
//相关操
- SecureCRT使用备注
bingyingao
secureCRT每页行数
SecureCRT日志和卷屏行数设置
一、使用securecrt时,设置自动日志记录功能。
1、在C:\Program Files\SecureCRT\下新建一个文件夹(也就是你的CRT可执行文件的路径),命名为Logs;
2、点击Options -> Global Options -> Default Session -> Edite Default Sett
- 【Scala九】Scala核心三:泛型
bit1129
scala
泛型类
package spark.examples.scala.generics
class GenericClass[K, V](val k: K, val v: V) {
def print() {
println(k + "," + v)
}
}
object GenericClass {
def main(args: Arr
- 素数与音乐
bookjovi
素数数学haskell
由于一直在看haskell,不可避免的接触到了很多数学知识,其中数论最多,如素数,斐波那契数列等,很多在学生时代无法理解的数学现在似乎也能领悟到那么一点。
闲暇之余,从图书馆找了<<The music of primes>>和<<世界数学通史>>读了几遍。其中素数的音乐这本书与软件界熟知的&l
- Java-Collections Framework学习与总结-IdentityHashMap
BrokenDreams
Collections
这篇总结一下java.util.IdentityHashMap。从类名上可以猜到,这个类本质应该还是一个散列表,只是前面有Identity修饰,是一种特殊的HashMap。
简单的说,IdentityHashMap和HashM
- 读《研磨设计模式》-代码笔记-享元模式-Flyweight
bylijinnan
java设计模式
声明: 本文只为方便我个人查阅和理解,详细的分析以及源代码请移步 原作者的博客http://chjavach.iteye.com/
import java.util.ArrayList;
import java.util.Collection;
import java.util.HashMap;
import java.util.List;
import java
- PS人像润饰&调色教程集锦
cherishLC
PS
1、仿制图章沿轮廓润饰——柔化图像,凸显轮廓
http://www.howzhi.com/course/retouching/
新建一个透明图层,使用仿制图章不断Alt+鼠标左键选点,设置透明度为21%,大小为修饰区域的1/3左右(比如胳膊宽度的1/3),再沿纹理方向(比如胳膊方向)进行修饰。
所有修饰完成后,对该润饰图层添加噪声,噪声大小应该和
- 更新多个字段的UPDATE语句
crabdave
update
更新多个字段的UPDATE语句
update tableA a
set (a.v1, a.v2, a.v3, a.v4) = --使用括号确定更新的字段范围
- hive实例讲解实现in和not in子句
daizj
hivenot inin
本文转自:http://www.cnblogs.com/ggjucheng/archive/2013/01/03/2842855.html
当前hive不支持 in或not in 中包含查询子句的语法,所以只能通过left join实现。
假设有一个登陆表login(当天登陆记录,只有一个uid),和一个用户注册表regusers(当天注册用户,字段只有一个uid),这两个表都包含
- 一道24点的10+种非人类解法(2,3,10,10)
dsjt
算法
这是人类算24点的方法?!!!
事件缘由:今天晚上突然看到一条24点状态,当时惊为天人,这NM叫人啊?以下是那条状态
朱明西 : 24点,算2 3 10 10,我LX炮狗等面对四张牌痛不欲生,结果跑跑同学扫了一眼说,算出来了,2的10次方减10的3次方。。我草这是人类的算24点啊。。
然后么。。。我就在深夜很得瑟的问室友求室友算
刚出完题,文哥的暴走之旅开始了
5秒后
- 关于YII的菜单插件 CMenu和面包末breadcrumbs路径管理插件的一些使用问题
dcj3sjt126com
yiiframework
在使用 YIi的路径管理工具时,发现了一个问题。 <?php  
- 对象与关系之间的矛盾:“阻抗失配”效应[转]
come_for_dream
对象
概述
“阻抗失配”这一词组通常用来描述面向对象应用向传统的关系数据库(RDBMS)存放数据时所遇到的数据表述不一致问题。C++程序员已经被这个问题困扰了好多年,而现在的Java程序员和其它面向对象开发人员也对这个问题深感头痛。
“阻抗失配”产生的原因是因为对象模型与关系模型之间缺乏固有的亲合力。“阻抗失配”所带来的问题包括:类的层次关系必须绑定为关系模式(将对象
- 学习编程那点事
gcq511120594
编程互联网
一年前的夏天,我还在纠结要不要改行,要不要去学php?能学到真本事吗?改行能成功吗?太多的问题,我终于不顾一切,下定决心,辞去了工作,来到传说中的帝都。老师给的乘车方式还算有效,很顺利的就到了学校,赶巧了,正好学校搬到了新校区。先安顿了下来,过了个轻松的周末,第一次到帝都,逛逛吧!
接下来的周一,是我噩梦的开始,学习内容对我这个零基础的人来说,除了勉强完成老师布置的作业外,我已经没有时间和精力去
- Reverse Linked List II
hcx2013
list
Reverse a linked list from position m to n. Do it in-place and in one-pass.
For example:Given 1->2->3->4->5->NULL, m = 2 and n = 4,
return 
- Spring4.1新特性——页面自动化测试框架Spring MVC Test HtmlUnit简介
jinnianshilongnian
spring 4.1
目录
Spring4.1新特性——综述
Spring4.1新特性——Spring核心部分及其他
Spring4.1新特性——Spring缓存框架增强
Spring4.1新特性——异步调用和事件机制的异常处理
Spring4.1新特性——数据库集成测试脚本初始化
Spring4.1新特性——Spring MVC增强
Spring4.1新特性——页面自动化测试框架Spring MVC T
- Hadoop集群工具distcp
liyonghui160com
1. 环境描述
两个集群:rock 和 stone
rock无kerberos权限认证,stone有要求认证。
1. 从rock复制到stone,采用hdfs
Hadoop distcp -i hdfs://rock-nn:8020/user/cxz/input hdfs://stone-nn:8020/user/cxz/运行在rock端,即源端问题:报版本
- 一个备份MySQL数据库的简单Shell脚本
pda158
mysql脚本
主脚本(用于备份mysql数据库): 该Shell脚本可以自动备份
数据库。只要复制粘贴本脚本到文本编辑器中,输入数据库用户名、密码以及数据库名即可。我备份数据库使用的是mysqlump 命令。后面会对每行脚本命令进行说明。
1. 分别建立目录“backup”和“oldbackup” #mkdir /backup #mkdir /oldbackup
- 300个涵盖IT各方面的免费资源(中)——设计与编码篇
shoothao
IT资源图标库图片库色彩板字体
A. 免费的设计资源
Freebbble:来自于Dribbble的免费的高质量作品。
Dribbble:Dribbble上“免费”的搜索结果——这是巨大的宝藏。
Graphic Burger:每个像素点都做得很细的绝佳的设计资源。
Pixel Buddha:免费和优质资源的专业社区。
Premium Pixels:为那些有创意的人提供免费的素材。
- thrift总结 - 跨语言服务开发
uule
thrift
官网
官网JAVA例子
thrift入门介绍
IBM-Apache Thrift - 可伸缩的跨语言服务开发框架
Thrift入门及Java实例演示
thrift的使用介绍
RPC
POM:
<dependency>
<groupId>org.apache.thrift</groupId>