qijitao
qijitao

Modelsim的注册问题

 modelsim的licence已经通过了，可是打开modelsim的时候它就会蹦出来说“unable to checkout a viewer license necessary for use of the modelsim graphical user interface.Vsim is closing”。

    这时在网上找到一个解决办法：就是在生成许可证之前将系统时间改为2008年之前，然后再生成一个许可证即可解决这个问题了，生成之后可改回原时间。

    没有通过验证的，除了要检查注册机和软件版本是否对应。另外注意一下几点：

1。运行setup，安装程序。选择“Full product”选项。当询问security key的时候，选择 NO。
   当你看见“ License Wizard”对话框时候，选择“close”。
2。运行MakeLic.bat，再运行MentorKG.exe，生成license.dat, 把它拷贝到 C:\Modeltech_6.0目录。
3. 设置环境变量: LM_LICENSE_FILE = C:\Modeltech_6.0\license.dat
   （选择我的电脑按右键，选“属性”，再选“高级”，（或到控制面板）可以看到环境变量按钮,建立新变量，变量名为LM_LICENSE_FILE，值为C:\Modeltech_6.0\license.dat）
4. 运行ModelSim，OK。若不可以再重装一遍。应该没问题！

你可能感兴趣的:(VHDL)

  • 第11周作业---HLS编程环境入门 pss_runner
    目录HLS概念HLS是什么HLS与VHDL/Verilog有什么关系?HLS技术问题HLS开发步骤环境搭建编写test.cpp文件预编译cpp文件HLS概念HLS是什么高层次综合（High-levelSynthesis）简称HLS，指的是将高层次语言描述的逻辑结构，自动转换成低抽象级语言描述的电路模型的过程。所谓的高层次语言，包括C、C++、SystemC等，通常有着较高的抽象度，并且往往不具有时
  • VCS简介 XtremeDV VCS快速实战指南
    1.2.1关于VCSVCS是VerilogCompiledSimulator的缩写。VCSMX®是一个编译型的代码仿真器。它使你能够分析，编译和仿真Verilog，VHDL，混合HDL，SystemVerilog，OpenVera和SystemC描述的设计。它还为您提供了一系列仿真和调试功能，以验证您的设计。这些功能提供了源码调试和仿真结果查看功能。vcs提供了一系列的feature，如下图：业界
  • Xilinx Vivado的RTL分析（RTL analysis）、综合（synthesis）和实现 2401_84185145 程序员fpga开发
    理论上，FPGA从编程到下载实现预期功能的过程最少仅需要上述7个步骤中的4、5、6和7，即RTL分析、综合、实现和下载。其中的RTL分析、综合、实现的具体含义和区别又是什么？2、RTL分析（RTLanalysis）一般来讲，通常的设计输入都是Verilog、VHDL或者SystemVerilog等硬件描述语言HDL编写的文件，RTL分析这一步就是将HDL语言转化成逻辑电路图的过程。比如HDL语言描
  • 初识 Verilog 栀栀栀 笔记
    Verilog综述：类C，并行，自顶向下，硬件描述语言，VHDL，VerilogHDL。VHDL，VerilogHDL，两种不同描述语言。Verilog语言（并行，硬件）类似C语言（串行，软件）。基础知识：1.Verilog的四值逻辑系统0低电平1高电平X不确定Z高阻态2.Verilog的数据类型寄存器数据类型表示一个抽象的数据存储单元，只能在always语句和initial语句等过程语句中被赋值
  • Quartus网盘资源下载与安装 附图文安装教程 学习天使Alice fpga开发学习
    如大家所了解的，Quartus是一种FPGA设计软件（相信理工科的小伙伴，很多都接触或学习过FPGA），旨在为数字电路设计师提供一个高效、便捷的开发环境。它可以帮助用户完成数字逻辑电路的设计、仿真、综合和布局，以及与外围设备进行通信和控制。Quartus支持多种编程语言，包括VHDL、Verilog等，并具有丰富的功能和工具库，可满足不同级别、不同规模的数字电路设计需求。收藏的Quartus安装包
  • xilinx FPGA 除法器IP核（divider）的使用 vivado 2019.1 小 阿 飞 fpga开发
    参考：xilinxFPGA除法器ip核（divider）的使用（VHDL&Vivado）_vivado除法器_坚持每天写程序的博客-CSDN博客一、创建除法IPvivado的除法器ip核有三种类型，跟ISE相比多了一个LuMult类型，总结来说就是LuMult：使用了DSP切片、块RAM和少量的FPGA逻辑原语（寄存器和lut），所以和Radix2相比占用fpga资源更少；可以选择有符号或者无符号
  • xilinx FPGA 乘法器 除法器 开方 IP核的使用（VHDL&ISE） 坚持每天写程序 xilinxfpgaip核使用例程（VHDL）FPGAVHDLISEfpga开发
    目录一、乘法器ip核1.新建工程之后建一个ip核文件：2.配置ip核：3.编写顶层文件或者激励文件：第一种情况：这个是加了ce的第二种情况：这个是加了ce和sclr的第三种情况：这个是不加使能的乘法器的正确使用：第二天的新进展：最高位是1结果之所以出问题，是因为设置的时候我忘了改了，那个输入的类型默认是signed，即有符号位，大家一定要看清楚哟，按照自己需求，看是否设置最高位为有符号位二、除法器
  • vivado HDL编码技术 cckkppll fpga开发
    HDL编码技术介绍硬件描述语言（HDL）编码技术使您能够：•描述数字逻辑电路中最常见的功能。•充分利用AMD设备的体系结构功能。•模板可从AMDVivado™设计套件集成设计环境中获得（侧面）。要访问模板，请在“窗口”菜单中，选择“语言模板”。本章包括编码示例。从“coding”下载编码示例文件示例。VHDL的优点•实施更严格的规则，特别是强类型、不太宽容和容易出错的规则•HDL源代码中RAM组件
  • fpga 需要掌握哪些基础知识？ 宸极FPGA_IC fpga开发fpga硬件工程嵌入式硬件javastm32
    个人根据自己的一些心得总结一下fpga需要掌握的基础知识，希望对你有帮助。1、数电（必须掌握的基础），然后进阶学模电，2、掌握HDL（verilog或VHDL）一般建议先学verilog，然后可以学SystemVerilog和VHDL。3、掌握FPGA设计流程/原理（推荐教材：FPGA权威指南、AlteraFPGA/CPLD设计、IP核芯志-数字逻辑设计思想、静态时序分析、嵌入式逻辑分析仪等）。4
  • 1.1 Verilog 教程 二当家的素材网 Verilog教程fpga开发Verilog
    VerilogHDL（简称Verilog）是一种硬件描述语言，用于数字电路的系统设计。可对算法级、门级、开关级等多种抽象设计层次进行建模。Verilog继承了C语言的多种操作符和结构，与另一种硬件描述语言VHDL相比，语法不是很严格，代码更加简洁，更容易上手。Verilog不仅定义了语法，还对语法结构都定义了清晰的仿真语义。因此，Verilog编写的数字模型就能够使用Verilog仿真器进行验证。
  • 【INTEL（ALTERA）】为什么在编译 HDMI 英特尔® FPGA IP设计示例 VHDL 变体时看到错误 （13879）？ 神仙约架 INTEL（ALTERA）FPGAfpga开发13879HDMI
    说明由于英特尔®Quartus®PrimeProEdition软件版本23.2存在一个问题，您在编译HDMI英特尔®FPGAIP设计示例的VHDL变体时可能会看到以下错误：错误（13879）：VHDL绑定指示hdmi_rx_ram_1port_intel_mce_2010_tnbtyoy.vhd（59）处出错：设计实体中的泛型“node_name”没有为关联组件中的相同泛型指定的字符串类型。解决方
  • 【INTEL（ALTERA）】错误 （22595）： 英特尔 Quartus不支持“BDF”类型的实体“entity_path/entity_name” 神仙约架 INTEL（ALTERA）FPGABDFQuartusfpga开发
    说明从英特尔®Quartus®Prime专业版软件版本23.3开始，块设计格式（.BDF）已被弃用。任何现有的BDF设计文件都必须转换为VerilogHDL或VHDL。解决方法使用英特尔®Quartus®PrimeStandardEdition命令行和以下命令之一将您的BDF文件转换为VerilogHDL或VHDL：quartus_map--convert_bdf_to_verilog=quart
  • ncverilog仿真的基础脚本 罐头说
    NCSimNC-SIM为Cadence公司之VHDL与Verilog混合模拟的模拟器(simulator),可以帮助IC设计者验证及模拟其所用VHDL与Verilog混合计设的IC功能.NC-Verilog为Cadence公司之Verilog硬体描述语言模拟器(simulator),可以帮助IC设计者验证及模拟所设计IC的功能.使用NC-Verilog软体,使用者必须使用Verilog硬体描述语言
  • 1位全加器设计—— 原理图与VHDL设计初步 贪睡的小孩
    文章目录一、实验背景二、实验过程总结一、实验背景通过1位全加器的详细设计，掌握原理图输入以及Verilog的两种设计方法二、实验过程实验软件：quartusII13.0modelslimse10.2实验硬件：FPGA开发板IntelDE2-115实验步骤：1.打开quartusll13.0的软件，新建一个工程2.选择合适的开发板类型3.新建原理图文件：打开QuartusII,选菜单“File”一“
  • 【xilinx primitives 】02 OBUFDS and OBUFTDS hcoolabc FPGA硬件工程
    参考源：OBUFDS该设计元件是单输出缓冲器，支持低电压、差分信号。OBUFDS隔离内部电路，并为离开芯片的信号提供驱动电流。它的输出表示为两个不同的端口（O和OB），一个认为是“主端口”，另一个是“从端口”。主端口和从端口是同一逻辑信号（例如，MYNET和MYNETB）的相反相位。真值表例化VHDLLibraryUNISIM;useUNISIM.vcomponents.all;--OBUFDS:
  • FPGA解码MIPI视频：Xilinx Artix7-35T低端FPGA，基于MIPI CSI-2 RX Subsystem架构实现，提供工程源码和技术支持 9527华安 FPGA解码MIPI视频专题菜鸟FPGA图像处理专题fpga开发音视频MIPI图像处理CSI
    目录1、前言免责声明2、相关方案推荐我这里已有的MIPI编解码方案本方案在XilinxArtix7-100T上解码MIPI视频的应用本方案在XilinxKintex7上解码MIPI视频的应用本方案在XilinxZynq7000上解码MIPI视频的应用本方案在XilinxZynqUltraScale上解码MIPI视频的应用纯VHDL代码解码ov5640-MIPI视频方案3、本MIPICSI2模块性能
  • 可逆计数器vhdl m0_51525427 经验分享
    CLR是复位控制输入端；ENA是使能控制输入端；LOAD是预置控制输入端；D[3..0]是4位并行数据输入端；DIR是加减控制输入端，当DIR=0时，计数器作加法操作，DIR=1时，计数器作减法操作；COUT是进/借位输出端。libraryIEEE;useIEEE.STD_LOGIC_1164.ALL;useIEEE.STD_LOGIC_UNSIGNED.ALL;entityRev_Counter
  • 应届生把FPGA学到什么程度可以找工作？ 宸极FPGA_IC fpga开发fpga硬件工程
    在FPGA（Field-ProgrammableGateArray）领域找到工作通常需要一定的基础知识和专业技能。那应届生把FPGA学到什么程度可以找工作？以下是一些学习里程碑希望可以帮助您达到求职的门槛：一、硬件描述语言（HDL）熟练度：首先，你需要熟悉至少一种硬件描述语言，如VHDL或Verilog，这是FPGA设计的基础。你应该掌握这些语言的核心语法、编写可综合代码以及如何进行仿真测试。二、
  • 基于FPGA的4路抢答器verilog，quartus FPGA代码库 fpga开发
    名称：基于FPGA的4路抢答器verilog（代码在文末付费下载）软件：Quartus语言：Verilog要求：1.主持人具有最高优先级，实现4路公平抢答判决。2.具有选手提前抢答和抢答成功指示。3.每个选手的分值采用1位数码管显示，主持人可以给指定1分或和减1分。4.具有限时抢答功能。代码下载：基于FPGA的4路抢答器verilog，quartus_Verilog/VHDL资源下载代码网：hdl
  • xilinx FPGA 除法器ip核（divider）的使用（VHDL&Vivado） 坚持每天写程序 FPGAVHDLVIVADOfpga开发1024程序员节
    一、创建除法ip核vivado的除法器ip核有三种类型，跟ISE相比多了一个LuMult类型，总结来说就是LuMult：使用了DSP切片、块RAM和少量的FPGA逻辑原语（寄存器和lut），所以和Radix2相比占用fpga资源更少；可以选择有符号或者无符号类型数据；但是位数有限，只能用于运算量小的时候，被除数位宽：2~17，除数位宽：2~11；只能选择余数模式Radix2：使用FPGA逻辑原语（
  • 单板计算机(SBC)-片上系统(SOC)嵌入式C++和FPGA(VHDL) 亚图跨际 嵌入式FPGAC/C++单板计算机SBC片上系统SOCRaspberryPiESP8266MQTTC++Qt
    要点：片上系统/单板计算机嵌入式C++及VHDL编程单板计算机(RaspberryPi)C++实现MQTT监控房间门锁，灯光，并使用RESTful提示状态单板计算机(ESP8266)C++无线网络MQTT土壤湿度监测仪，实现HTTP服务器，创建网页版监控界面，构建ESP8266监控固件，单板计算机集成到IP网络，添加二氧化碳检测传感器，使用GPIO和PWM控制继电器和直流压控风扇片上系统(SOC)
  • Modelsim SE 10.5安装教程 GBXLUO FPGAfpga开发modelsim
    ModelSim是一种功能强大的硬件描述语言(HDL，HardwareDescriptionLanguage)仿真和验证工具，可以单独仿真，也可以联合Quartus/Vivado等软件联合仿真，仿真速度快，广泛应用于数字电路设计和验证领域。大学老师爱教VHDL语言，但是进入社会以后，基本都是VerilogHDL语言，简单易学，建议用Verilog来仿真与做FPGA工程。一、资源：Modelsim_
  • vivado 将I/O规划项目迁移到RTL、UltraScale的I/O规划体系结构内存IP、UltraScale体系结构内存IP I/O规划设计流程变更、综合I/O规划 cckkppll fpga开发
    将I/O规划项目迁移到RTL项目定义I/O端口并将其放置到封装引脚上后，可以迁移I/O规划项目到RTL项目。端口定义用于为按照规定，使用Verilog或VHDL进行RTL设计。差分对缓冲器添加到顶部模块和总线定义也包括在RTL中。项目属性更改为反映RTL项目类型。重要！迁移后，RTL项目无法转换回I/O规划项目。要转换项目，请执行以下操作：1.选择文件 → 迁移到RTL。注意：或者，也可以从流导航
  • 基于QC-LDPC编码的循环移位网络的FPGA实现 泽_禹 通信原理LDPCfpga开发信息与通信
    一、桶式移位寄存器(barrelshifter)八位桶式移位寄存器的VHDL实现如下，由于每一层结构相似，于是采用生成语句for_generate实现，使用该代码实现的RTL级分析和理论的结构一致，仿真结果也符合预期。entitybarrel_shiftisGENERIC(DATA_WIDTH:INTEGER:=8;CTRL_WIDTH:INTEGER:=3);Port(DATA_IN:INSTD
  • 【FPGA Verilog开发实战指南】初识Verilog HDL-基础语法 醉酒柴柴 fpga开发学习笔记
    这里写目录标题VerilogHDL简介与VHDL比较VerilogHDL基础语法逻辑值关键字moduleendmodule模块名输入信号输出信号既做输入也做输出线网型变量wire寄存器型变量reg参数parameter参数localparam常量赋值方式阻塞赋值非阻塞赋值always语句assign语句算数运算符归元运算符、按位运算符逻辑运算符关系运算符移位运算符位拼接运算符条件运算符优先级if-
  • xilinx 除法ip核（divider） 不同模式结果和资源对比（VHDL&ISE） 坚持每天写程序 xilinxfpgaip核使用例程（VHDL）FPGAVHDLISEfpga开发
    1.Radix-2模式：基数-2使用整数操作数的非恢复整数除法，允许生成分数或整数余数。对于小于16位的操作数宽度或需要高吞吐量的应用程序，建议使用。基数-2非恢复算法使用加减法求解每个周期的一点商。该设计是完全流水线的，可以实现每个时钟周期一分的吞吐量。如果所需的吞吐量较小，则每个时钟参数的分法允许降低吞吐量和资源使用。该算法自然会生成一个余数，对于需要整数余数或模数结果的应用程序的选择也是如此
  • 图像处理算法：白平衡、除法器、乘法器~笔记 NoNoUnknow 笔记
    参考：基于FPGA的自动白平衡算法的实现白平衡初探(qq.com)FPGA自动白平衡实现步骤详解-CSDN博客xilinx除法ip核（divider）不同模式结果和资源对比（VHDL&ISE）_ise除法器ip核-CSDN博客数字信号处理-04-FPGA常用运算模块-除法器（二）-阿里云开发者社区(aliyun.com)【FPGA】：ip核--Divider(除法器)_除法器ip核-CSDN博客数
  • SystemC学习笔记(三) - 查看模块的波形 crazyskady SystemCSimulation学习笔记SystemC
    简述波形在Simulation/Emulation中地位十分重要，尤其是在研发初期，只能通过波形来查看软件hang住的位置。对于TLM来说，查看波形一般是指查看pvbus上的transaction，而对于SystemC本身来说，查看波形就是使用Gtkwave或其他EDA工具，查看Module的input/output的时序输入/输出，其本质和硬件设计的Verilog/VHDL的波形基本一样。工具准
  • VHDL/Verilog编译错误总结 FPGA的花路
    VHDL编译错误总结VivadoVHDLVerilogQuartusVHDLVerilogLatticeVHDLVerilogVivadoVHDL[Synth8-2778]typeerrorneartxen_sync;expectedtypestd_logic_vectorstd_logic类型值不能直接赋值给std_logic_vector[Synth8-1779]cannotreadfrom‘
  • ❀工信工实验参考——《VHDL实验3——交通灯与智慧交通》 程序源_hytz VHDL实验fpga开发学习方法经验分享
    一般来说，我贴上来的代码都是能直接跑的，如果不行可以邮箱交流[email protected]仅供参考，微机的老师讲的很好，所以请还是要先自己完成咯。免责声明，本人菜只因一只，内容仅供参考，错了不负责哈该实验和报告部分参考了基于状态机的交通灯控制（vhdl）_尚@scut的博客-CSDN博客_基于状态机的交通灯控制，但是因为我们华工EDA实验室换成了正点原子新起点V2开发板，因此在数码管输出和前面
  • 面向对象面向过程 3213213333332132 java
    面向对象：把要完成的一件事，通过对象间的协作实现。 面向过程：把要完成的一件事，通过循序依次调用各个模块实现。 我把大象装进冰箱这件事为例，用面向对象和面向过程实现，都是用java代码完成。 1、面向对象 package bigDemo.ObjectOriented; /** * 大象类 * * @Description * @author FuJian
  • Java Hotspot: Remove the Permanent Generation bookjovi HotSpot
      openjdk上关于hotspot将移除永久带的描述非常详细，http://openjdk.java.net/jeps/122   JEP 122: Remove the Permanent Generation Author Jon Masamitsu Organization Oracle Created 2010/8/15 Updated 2011/
  • 正则表达式向前查找向后查找,环绕或零宽断言 dcj3sjt126com 正则表达式
    向前查找和向后查找 1. 向前查找：根据要匹配的字符序列后面存在一个特定的字符序列(肯定式向前查找)或不存在一个特定的序列(否定式向前查找)来决定是否匹配。.NET将向前查找称之为零宽度向前查找断言。     对于向前查找，出现在指定项之后的字符序列不会被正则表达式引擎返回。 2. 向后查找：一个要匹配的字符序列前面有或者没有指定的
  • BaseDao 171815164 seda
    import java.sql.Connection; import java.sql.DriverManager; import java.sql.SQLException; import java.sql.PreparedStatement; import java.sql.ResultSet; public class BaseDao { public Conn
  • Ant标签详解--Java命令 g21121 Java命令
            这一篇主要介绍与java相关标签的使用         终于开始重头戏了，Java部分是我们关注的重点也是项目中用处最多的部分。           1
  • [简单]代码片段_电梯数字排列 53873039oycg 代码
           今天看电梯数字排列是9 18 26这样呈倒N排列的,写了个类似的打印例子，如下:       import java.util.Arrays; public class 电梯数字排列_S3_Test { public static void main(S
  • Hessian原理 云端月影 hessian原理
    Hessian 原理分析 一．      远程通讯协议的基本原理 网络通信需要做的就是将流从一台计算机传输到另外一台计算机，基于传输协议和网络 IO 来实现，其中传输协议比较出名的有 http 、 tcp 、 udp 等等， http 、 tcp 、 udp 都是在基于 Socket 概念上为某类应用场景而扩展出的传输协
  • 区分Activity的四种加载模式----以及Intent的setFlags aijuans android
      在多Activity开发中，有可能是自己应用之间的Activity跳转，或者夹带其他应用的可复用Activity。可能会希望跳转到原来某个Activity实例，而不是产生大量重复的Activity。 这需要为Activity配置特定的加载模式，而不是使用默认的加载模式。 加载模式分类及在哪里配置 Activity有四种加载模式： standard singleTop
  • hibernate几个核心API及其查询分析 antonyup_2006 html.netHibernatexml配置管理
    (一)  org.hibernate.cfg.Configuration类         读取配置文件并创建唯一的SessionFactory对象.(一般,程序初始化hibernate时创建.)         Configuration co
  • PL/SQL的流程控制 百合不是茶 oraclePL/SQL编程循环控制
    PL/SQL也是一门高级语言,所以流程控制是必须要有的,oracle数据库的pl/sql比sqlserver数据库要难,很多pl/sql中有的sqlserver里面没有   流程控制; 分支语句 if 条件 then 结果 else 结果 end if ; 条件语句 case when 条件 then 结果; 循环语句 loop
  • 强大的Mockito测试框架 bijian1013 mockito单元测试
    一.自动生成Mock类        在需要Mock的属性上标记@Mock注解，然后@RunWith中配置Mockito的TestRunner或者在setUp()方法中显示调用MockitoAnnotations.initMocks(this);生成Mock类即可。二.自动注入Mock类到被测试类  &nbs
  • 精通Oracle10编程SQL(11)开发子程序 bijian1013 oracle数据库plsql
    /* *开发子程序 */ --子程序目是指被命名的PL/SQL块，这种块可以带有参数，可以在不同应用程序中多次调用 --PL/SQL有两种类型的子程序：过程和函数 --开发过程 --建立过程：不带任何参数 CREATE OR REPLACE PROCEDURE out_time IS BEGIN DBMS_OUTPUT.put_line(systimestamp); E
  • 【EhCache一】EhCache版Hello World bit1129 Hello world
    本篇是EhCache系列的第一篇，总体介绍使用EhCache缓存进行CRUD的API的基本使用，更细节的内容包括EhCache源代码和设计、实现原理在接下来的文章中进行介绍   环境准备 1.新建Maven项目   2.添加EhCache的Maven依赖 <dependency> <groupId>ne
  • 学习EJB3基础知识笔记 白糖_ beanHibernatejbosswebserviceejb
    最近项目进入系统测试阶段，全赖袁大虾领导有力，保持一周零bug记录，这也让自己腾出不少时间补充知识。花了两天时间把“传智播客EJB3.0”看完了，EJB基本的知识也有些了解，在这记录下EJB的部分知识，以供自己以后复习使用。   EJB是sun的服务器端组件模型，最大的用处是部署分布式应用程序。EJB (Enterprise JavaBean)是J2EE的一部分，定义了一个用于开发基
  • angular.bootstrap boyitech AngularJSAngularJS APIangular中文api
    angular.bootstrap 描述：     手动初始化angular。     这个函数会自动检测创建的module有没有被加载多次，如果有则会在浏览器的控制台打出警告日志，并且不会再次加载。这样可以避免在程序运行过程中许多奇怪的问题发生。   使用方法：     angular .
  • java-谷歌面试题-给定一个固定长度的数组，将递增整数序列写入这个数组。当写到数组尾部时，返回数组开始重新写，并覆盖先前写过的数 bylijinnan java
    public class SearchInShiftedArray { /** * 题目：给定一个固定长度的数组，将递增整数序列写入这个数组。当写到数组尾部时，返回数组开始重新写，并覆盖先前写过的数。 * 请在这个特殊数组中找出给定的整数。 * 解答： * 其实就是“旋转数组”。旋转数组的最小元素见http://bylijinnan.iteye.com/bl
  • 天使还是魔鬼？都是我们制造 ducklsl 生活教育情感
    ----------------------------剧透请原谅，有兴趣的朋友可以自己看看电影，互相讨论哦！！！     从厦门回来的动车上，无意中瞟到了书中推荐的几部关于儿童的电影。当然，这几部电影可能会另大家失望，并不是类似小鬼当家的电影，而是关于“坏小孩”的电影！     自己挑了两部先看了看，但是发现看完之后，心里久久不能平
  • [机器智能与生物]研究生物智能的问题 comsci 生物
          我想,人的神经网络和苍蝇的神经网络,并没有本质的区别...就是大规模拓扑系统和中小规模拓扑分析的区别....       但是,如果去研究活体人类的神经网络和脑系统,可能会受到一些法律和道德方面的限制,而且研究结果也不一定可靠,那么希望从事生物神经网络研究的朋友,不如把
  • 获取Android Device的信息 dai_lm android
    String phoneInfo = "PRODUCT: " + android.os.Build.PRODUCT; phoneInfo += ", CPU_ABI: " + android.os.Build.CPU_ABI; phoneInfo += ", TAGS: " + android.os.Build.TAGS; ph
  • 最佳字符串匹配算法（Damerau-Levenshtein距离算法）的Java实现 datamachine java算法字符串匹配
    原文：http://www.javacodegeeks.com/2013/11/java-implementation-of-optimal-string-alignment.html------------------------------------------------------------------------------------------------------------
  • 小学5年级英语单词背诵第一课 dcj3sjt126com englishword
    long 长的 show 给...看，出示 mouth 口，嘴 write 写   use 用，使用 take 拿，带来 hand 手 clever 聪明的   often 经常 wash 洗 slow 慢的 house 房子   water 水 clean 清洁的 supper 晚餐 out 在外   face 脸，
  • macvim的使用实战 dcj3sjt126com macvim
    macvim用的是mac里面的vim, 只不过是一个GUI的APP, 相当于一个壳   1. 下载macvim https://code.google.com/p/macvim/   2. 了解macvim :h               vim的使用帮助信息 :h macvim  
  • java二分法查找 蕃薯耀 java二分法查找二分法java二分法
    java二分法查找 >>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>> 蕃薯耀 2015年6月23日 11:40:03 星期二 http:/
  • Spring Cache注解+Memcached hanqunfeng springmemcached
    Spring3.1 Cache注解  依赖jar包： <!-- simple-spring-memcached --> <dependency> <groupId>com.google.code.simple-spring-memcached</groupId> <artifactId>simple-s
  • apache commons io包快速入门 jackyrong apache commons
    原文参考 http://www.javacodegeeks.com/2014/10/apache-commons-io-tutorial.html   Apache Commons IO 包绝对是好东西，地址在http://commons.apache.org/proper/commons-io/，下面用例子分别介绍：   1）  工具类   2
  • 如何学习编程 lampcy java编程C++c
    首先,我想说一下学习思想.学编程其实跟网络游戏有着类似的效果.开始的时候,你会对那些代码,函数等产生很大的兴趣,尤其是刚接触编程的人,刚学习第一种语言的人.可是,当你一步步深入的时候,你会发现你没有了以前那种斗志.就好象你在玩韩国泡菜网游似的,玩到一定程度,每天就是练级练级,完全是一个想冲到高级别的意志力在支持着你.而学编程就更难了,学了两个月后,总是觉得你好象全都学会了,却又什么都做不了,又没有
  • 架构师之spring-----spring3.0新特性的bean加载控制@DependsOn和@Lazy nannan408 Spring3
    1.前言。    如题。 2.描述。    @DependsOn用于强制初始化其他Bean。可以修饰Bean类或方法，使用该Annotation时可以指定一个字符串数组作为参数，每个数组元素对应于一个强制初始化的Bean。 @DependsOn({"steelAxe","abc"}) @Comp
  • Spring4+quartz2的配置和代码方式调度 Everyday都不同 代码配置spring4quartz2.x定时任务
    前言：这些天简直被quartz虐哭。。因为quartz 2.x版本相比quartz1.x版本的API改动太多，所以，只好自己去查阅底层API……   quartz定时任务必须搞清楚几个概念： JobDetail——处理类 Trigger——触发器，指定触发时间，必须要有JobDetail属性，即触发对象 Scheduler——调度器，组织处理类和触发器，配置方式一般只需指定触发
  • Hibernate入门 tntxia Hibernate
      前言   使用面向对象的语言和关系型的数据库，开发起来很繁琐，费时。由于现在流行的数据库都不面向对象。Hibernate 是一个Java的ORM（Object/Relational Mapping）解决方案。   Hibernte不仅关心把Java对象对应到数据库的表中，而且提供了请求和检索的方法。简化了手工进行JDBC操作的流程。   如
  • Math类 xiaoxing598 Math
    一、Java中的数字（Math）类是final类，不可继承。 1、常数 PI：double圆周率 E：double自然对数 2、截取（注意方法的返回类型） double ceil(double d) 返回不小于d的最小整数 double floor(double d) 返回不大于d的整最大数 int round(float f) 返回四舍五入后的整数 long round
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他