sylviiiiiia
sylviiiiiia

数字逻辑 期末

概述

教材：《电子技术基础（数字部分）》 第六版
7400系列是TTL型芯片，商用型

数制

十进制->二进制 除2取余法&乘2取整法（注意精度，但计科简单不考）
十六进制->二进制 一位变四位
八进制->二进制 一位变三位

二进制加减

无符号加减

码

0不能省略

BCD码

8421 前10个
2421 前5+后5
5421 前5+8~12
余三码 8421+3
余三循环码 余三码异或

格雷码

表示0-15 余三循环码前加三个后加三个
前加0000 0001 0011 后加1011 1001 1000

ASCII码

逻辑运算

与 或 非 与非 或非 异或 同或
奇数个1异或是1
奇数个0同或是1
表达式 真值表 电路图 卡诺图 波形图
交换律 结合律 分配律 反演律
吸收律A+AB=A A+A非B=A+B (A+B)(A+C)=A+BC
常用恒等式 AB+A非C+BC=AB+A非C
代入规则
反演规则 变量取反 +x 10
对偶规则 +x 10

与或式二次取非得与非-与非式 继续化简+二次取非得或非-或非式
最简与或式
标准与或式 最小项
卡诺图 逻辑相邻 1、2、4、8包围圈 无关项x 可以正难则反
数字逻辑 期末_第1张图片

组合逻辑电路

数字逻辑 期末_第2张图片
高电平有效 低电平有效

编码器Encoder CD4532

输入高电平有效
电平->码
普通编码器
数字逻辑 期末_第3张图片

优先编码器
数字逻辑 期末_第4张图片
8-3线 CD4532优先编码器
数字逻辑 期末_第5张图片

输入高电平有效，输出低电平有效
EI是使能端，GS/EO是干啥的数字逻辑 期末_第6张图片
2片CD4532 级联形成16-4线优先编码器

译码器 74138/139/4511

码->电平
74x139 2-4译码器 输出低电平
数字逻辑 期末_第7张图片
数字逻辑 期末_第8张图片

74x138 3-8译码器
数字逻辑 期末_第9张图片
数字逻辑 期末_第10张图片

2片74138形成4-16译码器
数字逻辑 期末_第11张图片

1片74139+4片74138扩展形成5-32译码器
数字逻辑 期末_第12张图片

6-64译码器
数字逻辑 期末_第13张图片

用译码器实现逻辑函数：最小项
二-十进制译码器 7442 唯一地址译码器
数字逻辑 期末_第14张图片
数字逻辑 期末_第15张图片

七段显示译码器 CMOS 74HC4511 数码管
数字逻辑 期末_第16张图片
共阴极输入高电平有效，输出高电平
共阳极输入低电平有效
数字逻辑 期末_第17张图片
数字逻辑 期末_第18张图片
数字逻辑 期末_第19张图片
LT非有效是灯测试 LIGHT
BL有效是灭灯
LE有效是锁存
有几道题可以看看
7447 七段字形译码器 输出低电平有效
7448 七段字形译码器 输出高电平有效
7449 BCD-七段译码器

数据选择器 74151

多路开关
数字逻辑 期末_第20张图片

数字逻辑 期末_第21张图片

74x151 八选一数据选择器
数字逻辑 期末_第22张图片

产生逻辑函数 最小项 变量>n要选一个出来接到相应输入端子D上
数字逻辑 期末_第23张图片

两片151组成二位八选一数字选择器（位扩展）或16选1数据选择器（字扩展）
数字逻辑 期末_第24张图片
数字逻辑 期末_第25张图片
并行数据->串行数据
数字逻辑 期末_第26张图片

数值比较器 7485

数字逻辑 期末_第27张图片
两位数值比较器
数字逻辑 期末_第28张图片

74x85 四位数值比较器
数字逻辑 期末_第29张图片

两片85组成 八位数值比较器
数字逻辑 期末_第30张图片
数字逻辑 期末_第31张图片
延迟40ns

数字逻辑 期末_第32张图片
延迟20ns?
四舍五入电路
数字逻辑 期末_第33张图片
中断优先判断电路

算数运算电路

半加器HA 不考虑低位进位
数字逻辑 期末_第34张图片

全加器FA 考虑低位进位
数字逻辑 期末_第35张图片
两位二进制加法器
数字逻辑 期末_第36张图片
数字逻辑 期末_第37张图片

8位加法
数字逻辑 期末_第38张图片

时序逻辑电路

输出方程 激励方程 状态方程
数字逻辑 期末_第39张图片

同步 异步
数字逻辑 期末_第40张图片
输出Y看的是现态不是次态
逻辑方程组 真值表 状态表 状态图 时序图
这块题比较多可以看看ppt

双稳态电路

数字逻辑 期末_第41张图片
现态Qn 次态Qn+1

锁存器 电平敏感 后来才出现

SR锁存器 与非 或非 门控

数字逻辑 期末_第42张图片
或非门RS 00保持 01Set置数1 10Reset清零0 11不定 约束条件SR=0
与非门 输入低电平有效 约束条件S非+R非=1
门控SR锁存器 加一个使能端

D锁存器

数字逻辑 期末_第43张图片

触发器 边沿敏感 比较多

SR触发器 与非 或非 逻辑门控

和SR锁存器一致

JK触发器

JK不同同J
数字逻辑 期末_第44张图片
集成双JK下降沿触发器74112
数字逻辑 期末_第45张图片

D触发器

数字逻辑 期末_第46张图片

T触发器

0保持 1翻转
数字逻辑 期末_第47张图片

T’触发器

翻转

逻辑功能的转换

D->JK
数字逻辑 期末_第48张图片
D->T
数字逻辑 期末_第49张图片
D->T’
数字逻辑 期末_第50张图片

寄存器

移位寄存器 左移 右移 双向 只能用边沿敏感的触发器
基本移位寄存器由D触发器构成，高低位和数字高低相同
74x194 4位双向移位寄存器 CMOS
S1S0 00保持 01右移 10左移 11置数
数字逻辑 期末_第51张图片

循环移位寄存器
数字逻辑 期末_第52张图片

计数器

模：有效状态总数
异步清零 同步置数

4位异步二进制加法计数器

数字逻辑 期末_第53张图片
可作计数器&分频器
数字逻辑 期末_第54张图片
数字逻辑 期末_第55张图片

4位同步二进制加法计数器74161

数字逻辑 期末_第56张图片
CET、CEP为计数使能，并行进位TC=Q3Q2Q1Q0·CET
74x161 4位二进制计数器
数字逻辑 期末_第57张图片

环形计数器

数字逻辑 期末_第58张图片

扭环形计数器=约翰逊计数器

数字逻辑 期末_第59张图片

实现任意模值计数器

减小模：反馈清零法 反馈置数法
扩展：

  • 并行同步进位（低位片TC作为高位片使能）
  • 串行异步进位（低位片TC作为高位片CP）TC要过一个非门接CP
    数字逻辑 期末_第60张图片
    数字逻辑 期末_第61张图片

二-五-十进制异步计数器7490（不考）

数字逻辑 期末_第62张图片

你可能感兴趣的:(数电,数字逻辑,数字电路)

  • 为什么程序员需要学习数字电路 Vitalia 理论基础程序人生学习开发语言数字电路
    在编程的世界里，我们通常关注的是算法、数据结构、框架和设计模式等软件层面的知识。然而，数字电路作为计算机硬件的核心基础，对程序员来说同样重要。掌握数字电路不仅能帮助我们更好地理解计算机的底层原理，还能在实际开发中解决一些棘手的问题。本文将通过理论和实例，探讨程序员学习数字电路的必要性。1.数字电路与计算机的关系计算机的核心是中央处理器（CPU），而CPU的本质是由大量的数字电路组成的。数字电路通过
  • 数字频率计设计与实现 IT源码大师 竞赛项目研究实战汇集单片机
    1.引言数字频率计是计算机、通讯设备、音频视频等科研生产领域不可或缺的测量仪器。它通过十进制数字显示被测信号的频率，广泛应用于模拟、数字电路的设计、安装和调试过程。本设计采用定时、计数的方法测量频率，并使用1602ALCD显示器动态显示6位数，测量范围为1Hz至10kHz的正弦波、方波和三角波，时基宽度为1us、10us、100us和1ms。2.频率测量仪的设计思路与频率计算2.1设计思路频率测量
  • CMOS电平标准详解 美好的事情总会发生 接口接口电平电平标准单片机嵌入式硬件硬件工程
    一、CMOS电平标准的定义CMOS（ComplementaryMetal-Oxide-Semiconductor，互补金属氧化物半导体）电平标准是一种基于CMOS工艺的数字逻辑电平规范，用于定义逻辑高电平（HIGH）和低电平（LOW）的电压范围。其核心特点是低功耗、高噪声容限和宽工作电压范围，已成为现代数字电路设计的通用标准。二、CMOS电平标准的核心特性电压范围典型工作电压：5VCMOS：传统标
  • 计算系统概述核心知识图谱（考研专项版） 王嘉俊925 计算机组成原理考研考研计算机组成原理计组
    计算机系统核心知识图谱（考研专项版）计算机分类：细化对比与考点映射电子模拟vs数字计算机对比表（常考选择题）特性电子模拟计算机电子数字计算机信号类型连续物理量（电压/温度）离散数字信号（二进制）精度低（误差1%-0.1%）极高（理论无限精度）运算方式并行模拟电路串行/并行数字电路存储能力无独立存储器分层存储体系典型应用仪表控制系统（如PID调节）通用计算、数据处理专用计算机新增考点DSP芯片特性：
  • 基于 Verilog 的经典数字电路设计（1）加法器 新芯设计 1专栏革新中禁止订阅！！！FPGAVerilog加法器数字IC设计IC
    基于Verilog的经典数字电路设计（1）加法器版权所有，新芯设计，转载文章，请注来源引言一、半加器的Verilog代码实现和RTL电路实现一、全加器的Verilog代码实现和RTL电路实现引言  加法器是非常重要的，它不仅是其它复杂算术运算的基础，也是CPU中ALU的核心部件（全加器）。两个二进制数之间的算术逻辑运算例如加减乘除，在数字计算机中都是化为若干步加法操作进行的，因此，学好数字电路，从
  • Verilog学习方法—基础入门篇（一） 博览鸿蒙 FPGAfpga开发
    前言：在FPGA开发中，VerilogHDL（硬件描述语言）是工程师必须掌握的一项基础技能。它不仅用于描述数字电路，还广泛应用于FPGA的逻辑设计与验证。对于初学者来说，掌握Verilog的核心概念和基本语法，是深入FPGA开发的第一步。本篇文章将从Verilog基础入门的角度，帮助你快速建立学习框架，逐步掌握Verilog的使用方法。1.了解Verilog的基本概念1.1什么是Verilog？V
  • 【从零开始学习计算机科学】数字逻辑（五） Verilog HDL语言 贫苦游商 学习fpga开发数字逻辑verilogHDL硬件开发逻辑电路
    【从零开始学习计算机科学】数字逻辑（五）VerilogHDL语言VerilogHDL语言8位全加器8位计数器2位比较器三态驱动器VerilogHDL模块的结构模块声明。端口定义。信号类型。功能描述verilog描述级别verilog关键字verilog标识符编写VerilogHDL源代码的标准数据类型常量变量nets型变量register型变量reg型变量运算符及表达式算术运算符逻辑运算符位运算符
  • 单片机学习规划 鬼手点金 技术感悟单片机嵌入式硬件
    学习单片机是一个系统化的过程，以下是一个合理的学习规划，帮助你从基础到进阶逐步掌握单片机开发技能。第一阶段：基础知识准备电子基础:学习电路基础知识：电阻、电容、电感、二极管、三极管等。掌握基本电路分析方法：欧姆定律、基尔霍夫定律等。了解数字电路基础：逻辑门、触发器、计数器等。C语言编程:学习C语言基础：数据类型、运算符、控制语句、函数、数组、指针等。熟悉C语言在嵌入式开发中的应用：位操作、结构体、
  • 测量纹波是否合格的标准是什么? CircuitWizard 硬件工程师成长之路硬件工程
    测量纹波是否合格需要结合具体应用场景和技术规范，以下为收集到的详细判断标准及分类说明：一、通用行业标准数字电路基础逻辑电路（如TTL/CMOS）：<100mVpp高速数字电路（DDR/FPGA）：<50mVpp处理器核心供电（如CPU/GPU）：<30mVpp注：高频噪声需额外控制在10mV以下模拟电路运算放大器电源轨：<10mVpp音频电路（DAC/ADC）：<5mVpp高精度传感器供电：<1m
  • 学习笔记——蓝桥杯单片机基础------P2=(P2 & 0x1f) | 0x80... Born_toward 蓝桥杯学习笔记蓝桥杯c语言单片机
    目录一、简述二、相关知识介绍2.1二进制转换2.2转换方法三、举一反三3.1P2=(P2&0x1f)|0xa03.2P2=(P2&0x1f)|0xc03.3P2=(P2&0x1f)|0xe0一、简述在蓝桥杯单片机锁存器控制IO口编写代码时会用到它，可以优化代码。这是一个简单的二进制转换和运用到数电基础的“&”和“|”，即与和或。二、相关知识介绍2.1二进制转换在8051单片机中，初始P2的各个引脚
  • 芯片的Date sheet中常常提到的信号(引脚)的断言(assertion)和去断言(deassertion)是什么意思？ 昊虹AI笔记 芯片知识断言去断言
    引脚的“断言”（assertion）和“去断言”（deassertion）通常是在硬件设计中使用的术语，尤其是在数字电路和硬件描述语言（HDL）中。它们描述的是信号电平的状态变化。分两种情况来说明这个问题：第1种情况为信号为高电平有效时；第2种情况为信号为低电平有效时。信号为高电平有效时的解释如下断言（Assert）：当一个信号被“断言”时，意味着该信号变为活动状态。通常在逻辑电路中，这表示信号被
  • 财务人狂喜！免费发票合并打印工具！（附链接） 小法师爱分享 电脑其他经验分享pythonjava
    今天，我为大家带来一款超实用的PDF数电发票合并打印软件，它专为财务人员设计，能够轻松解决发票打印的繁琐问题。这款软件完全免费，没有任何广告干扰，支持批量操作，能大幅提升工作效率。无需安装，即用即走，下载后无需繁琐的安装步骤，只需解压文件，双击图标即可直接使用，方便快捷。点击右上角的加号，选择需要打印的PDF发票文件，勾选后即可批量处理。无论是单张还是多张发票，都能轻松搞定。如果你的发票是A4尺寸
  • verilog基础知识 寒听雪落 FPGA专栏_verilogfpga开发
    一，Verilog和VHDL区别全世界高层次数字系统设计领域中，应用Verilog和VHDL的比率是80％和20％；这两种语言都是用于数字电路系统设计的硬件描述语言，而且都已经是IEEE的标准。VHDL是美国军方组织开发的，VHDL1987年成为标准；Verilog是由一个公司的私有财产转化而来，Verilog是1995年成为标准。Verilog有更强的生命力，后来Verilog成为IEEE标准这
  • FPGA设计怎么学？薪资前景好吗？ 博览鸿蒙 FPGAfpga开发
    FPGA前端设计和各岗位之间有着很多联系，是一个薪资待遇高，前景发展好的岗位。但这个岗位的门槛也比较高，很多人不知道怎么学习，下面就和宸极教育一起来了解一下吧。数字前端设计必备技能1、熟悉数字电路设计2、熟悉Verilog或VHDL3、熟悉异步电路设计4、熟悉FIFO的设计5、熟悉UNIX系统及其工具的使用6、熟悉脚本语言Perl、Shell、Tcl等7、熟悉C/C++语言、SystemVeril
  • 单片机、嵌入式Linux开发大学自学路径 Oriental Son 嵌入式MCU单片机单片机学习stm32mculinux
    笔者所修读的专业为物联网工程，物联网工程是一门新兴的、热门的专业，其所涉及的学科更是又多又杂，既有计算机方向的编程语言（如C、C++、Java、Python等）、数据结构与算法、操作系统、移动端应用开发、机器学习等；软硬结合的方向有数字电路单片机开发、嵌入式Linux开发等；硬件、电路方向有电路分析、数字电路、模拟电路、传感器原理、RFID、FPGA开发等；涉及信号处理的有信号与系统、通信原理等。
  • aptio设置图解教程2012中文_u盘装系统bios设置图解|u盘重装系统设置bios教程 满天乱走
    大部分人都会采用U盘装系统，要使用U盘装系统之前需要一个很重要的步骤，就是设置U盘启动，多数电脑可以直接通过启动快捷键选择U盘启动，还有一部分电脑需要bios设置才可以。那么U盘装系统怎么设置bios呢？下面系统城小编跟大家介绍U盘重装系统设置bios方法。操作须知：1、BIOS设置U盘启动分很多种：传统legacy机型设置、uefi新机型设置、uefi机型改legacy启动设置2、由于电脑机型非
  • PLC自动化工程师成长学习过程 crown6465 c语言
    PLC自动化工程师成长学习路径：从入门到精通的五个阶段PLC（可编程逻辑控制器）是工业自动化领域的核心设备，PLC工程师需要具备跨学科的知识体系和实践能力。以下是PLC工程师从入门到精通的成长路径，分为五个阶段。第一阶段：基础知识储备（0-6个月）目标：建立自动化领域的基础理论框架。学科基础电工电子基础：学习电路分析、模拟/数字电路、电气元件（继电器、接触器、传感器）原理。自动化原理：理解控制理论
  • 第六篇：数字逻辑的“矩阵革命”——域控制器中的组合电路设计 天天爱吃肉8218 学习笔记矩阵线性代数汽车笔记
    副标题：用卡诺图破解车身域控制器的逻辑迷宫，揭秘华为DriveONE的“数字特工”▍开篇：黑客帝国世界观映射>"WelcometotheRealWorld."——Morpheus>在数字逻辑的世界里，组合电路就是构建Matrix的底层代码。当新能源汽车的域控制器需要同时处理车门锁、灯光控制、热管理信号时，就像Neo同时躲避多个特工的追击——只有最优化的逻辑设计，才能让系统在纳秒级响应中游刃有余。核
  • Verilog 实现 FPGA 复杂算法的案例 百态老人 fpga开发
    在数字电路设计领域，FPGA（现场可编程门阵列）因其灵活性和高性能而备受青睐。有许多利用Verilog实现FPGA复杂算法的案例。例如，有一个项目是在FPGA中用Verilog实现开方运算。该项目充分利用Verilog的强大功能，通过深入理解FPGA的内部结构优化代码资源利用率，采用经典数学算法确保计算结果的准确性和高效性。具有高效性、可移植性和易用性等优势，适用于对实时性要求较高的应用场景，为开
  • Verilog 语法篇 硬件描述语言 7yewh 【FPGA知识点笔记汇总】fpga开发硬件工程驱动开发arm开发物联网iot
    Verilog是一种硬件描述语言，用于设计、模拟和综合数字电路和系统。它主要用于描述ASIC（专用集成电路）或FPGA（现场可编程门阵列）等硬件设备的结构和行为。定义与用途：Verilog是一种硬件描述语言（HDL），主要用于数字电路的建模、仿真、综合与验证。设计人员利用它来描述电路的结构、行为以及时序关系，从而生成实际的硬件电路（如FPGA或ASIC）。发展背景：1984年，PhilMoorby
  • 电路设计仿真软件：Eldo_（5）.模拟与数字电路仿真技巧 kkchenjj 电路仿真模拟仿真仿真模拟电路仿真自动化
    模拟与数字电路仿真技巧1.模拟电路仿真基础1.1电路仿真概述电路仿真软件如Eldo在现代电子设计自动化（EDA）中扮演着至关重要的角色。它允许设计师在实际制造之前对电路进行详细的模拟和测试，从而确保电路的性能和可靠性。Eldo支持多种类型的电路仿真，包括直流分析、交流分析、瞬态分析和噪声分析等。这些分析方法各自有不同的应用场景和特点。1.2直流分析直流分析是电路仿真中最基本的一种方法，主要用于分析
  • java开发面试自我介绍模板_java开发工程师面试自我介绍_应聘Java工作自我介绍... weixin_39940714 java开发面试自我介绍模板
    应聘Java工作的自我介绍在面试中是必然要过的一关，自我介绍得好不好也直接影响到面试的效果。下面第一范文网小编为你带来java开发工程师面试自我介绍的内容，希望你们喜欢。☟☟java开发工程师面试自我介绍篇一大家好，我是xxxx职业学院信息电子系计算机硬件专业的一名应届毕业生，衷心感谢您抽出宝贵时间审阅我的简历。在三年的学习生活中，我牢固地掌握了计算机硬件与电子专业的基础知识，精通数电与模电，熟练
  • Verilog基础（三）：过程 TrustZone_ IC验证之旅fpga开发verilog
    过程(Procedures)-Always块–组合逻辑(Alwaysblocks–Combinational)由于数字电路是由电线相连的逻辑门组成的，所以任何电路都可以表示为模块和赋值语句的某种组合.然而，有时这不是描述电路最方便的方法.两种alwaysblock是十分有用的：组合逻辑：always@(*)时序逻辑：always@(posedgeclk)always@(*)就相当于赋值语句–ass
  • FPGA约束：如何生成时钟多路复用器及时钟约束？ 编码实践 fpga开发matlab
    FPGA约束：如何生成时钟多路复用器及时钟约束？在现代数字电路设计中，高速信号的传输对时钟信号的要求非常严格。设计者通常需要生成各种时钟信号，并为其指定合适的时钟约束。为了优化资源使用，FPGA中经常使用时钟多路复用器来同时提供多个时钟。本文将介绍如何使用VerilogHDL编写时钟多路复用器，并为其生成合适的时钟约束。时钟多路复用器的实现代码如下所示：moduleclk_mux#(paramet
  • 数电-触发器 bachelores 硬件工程
    触发器的基本特点和作用Flip-Flop，简称为FF，又称双稳态触发器。触发器基本特点具有两个能自保持的稳定状态（稳态）通常用输出端Q的状态来表示触发器的状态。如Q=0、\overline{Q}=1时，表示0状态；Q=1、\overline{Q}=0时，表示1状态在输入信号作用下，触发器的两个稳定状态可相互转换（状态的翻转）。输入信号消失后，新状态可长期保持下来，具有记忆功能，可存储二进制信息。、
  • 电子信息工程专业学习过程中资料分享 莲月唯翼 学习电子信息工程单片机51单片机
    ①：一周搞定系列之模电链接：https://pan.baidu.com/s/1FGQvXCTbYqGVnsqL7Zb_nw?pwd=8888提取码：8888②：51单片机郭天祥十天学会单片机教学视频链接：https://pan.baidu.com/s/1tym6M-I8LFZa5rtdtH94hA?pwd=8888提取码：8888③：石油大学-《模拟电路》和《数字电路》视频教程各31集链接：htt
  • ADC及DMA的使用原理和使用过程 Zack Zhou linux运维服务器
    ADC(Analog-DigitalConverter)模拟-数字转换器可以将引脚上连续变化的模拟电压转换为内存中存储的数字变量，建立模拟电路到数字电路的桥梁ADC主要用于传感器，传感器一般是利用电阻电容等测量外界信息的物理量，导致测量电路电压发生变化，产生模拟信号，二单片机只能读取数字信号，所以就需要我们把模拟信号转变为数字信号ADC的类型积分型：工作原理是将输入电压转换成时间(脉冲宽度信号)或
  • 组合逻辑电路与时序逻辑电路的区别 @Luminescence 数字电路数电
    组合逻辑电路和时序逻辑电路是数字电路设计中的两个基本类型，它们在功能和结构上有明显的区别。以下是对这两种电路的详细介绍：1.组合逻辑电路（CombinationalLogicCircuits）1.1定义组合逻辑电路的输出仅取决于当前输入信号的组合，而与过去的输入信号无关。换句话说，组合逻辑电路没有记忆功能。1.2特点无记忆元件：不包含存储元件（如触发器）。即时响应：输出信号即时响应输入信号的变化。
  • MacOS下载安装Logisim（图文教程） Roc-xb macosLogisimjdk
    本章教程主要介绍如何在MacOS系统中安装Logisim。一、Logisim是什么？Logisim是一个用于电子逻辑门电路模拟的教育工具软件。它允许用户通过图形界面构建和测试复杂的数字逻辑电路，如加法器、解码器、编码器、寄存器、内存等，从而帮助学生理解计算机硬件的工作原理。二、如何判断当前Mac是什么架构的？打开终端，输入：uname-a即可查看，常见的架构有：x86_64和aarch64例如：这
  • 设计Xnorgate FPGA同或门 CodeWG fpga开发matlab
    设计XnorgateFPGA同或门同或门是一种基本的逻辑门电路，它的输出与输入相反当且仅当所有输入都相同。在这篇文章中，我们将会介绍如何使用FPGA实现Xnorgate同或门电路。首先，我们需要了解FPGA(FieldProgrammableGateArray)是一种可编程的数字逻辑芯片，它可以通过编程来实现各种数字逻辑电路。在本文中，我们将使用Altera公司的QuartusII软件来进行FPG
  • JAVA基础 灵静志远 位运算加载Date字符串池覆盖
    一、类的初始化顺序 1 （静态变量，静态代码块）-->（变量，初始化块）--> 构造器 同一括号里的，根据它们在程序中的顺序来决定。上面所述是同一类中。如果是继承的情况，那就在父类到子类交替初始化。 二、String 1 String a = "abc"; JAVA虚拟机首先在字符串池中查找是否已经存在了值为"abc"的对象，根
  • keepalived实现redis主从高可用 bylijinnan redis
    方案说明 两台机器（称为A和B），以统一的VIP对外提供服务 1.正常情况下，A和B都启动，B会把A的数据同步过来（B is slave of A） 2.当A挂了后，VIP漂移到B；B的keepalived 通知redis 执行：slaveof no one，由B提供服务 3.当A起来后，VIP不切换，仍在B上面；而A的keepalived 通知redis 执行slaveof B，开始
  • java文件操作大全 0624chenhong java
    最近在博客园看到一篇比较全面的文件操作文章，转过来留着。 http://www.cnblogs.com/zhuocheng/archive/2011/12/12/2285290.html 转自http://blog.sina.com.cn/s/blog_4a9f789a0100ik3p.html 一.获得控制台用户输入的信息    &nbs
  • android学习任务 不懂事的小屁孩 工作
    任务 完成情况 搞清楚带箭头的pupupwindows和不带的使用 已完成 熟练使用pupupwindows和alertdialog，并搞清楚两者的区别 已完成 熟练使用android的线程handler,并敲示例代码 进行中 了解游戏2048的流程，并完成其代码工作 进行中-差几个actionbar 研究一下android的动画效果，写一个实例 已完成 复习fragem
  • zoom.js 换个号韩国红果果 oom
    它的基于bootstrap 的 https://raw.github.com/twbs/bootstrap/master/js/transition.js  transition.js模块引用顺序 <link rel="stylesheet" href="style/zoom.css"> <script src=&q
  • 详解Oracle云操作系统Solaris 11.2 蓝儿唯美 Solaris
    当Oracle发布Solaris 11时，它将自己的操作系统称为第一个面向云的操作系统。Oracle在发布Solaris 11.2时继续它以云为中心的基调。但是，这些说法没有告诉我们为什么Solaris是配得上云的。幸好，我们不需要等太久。Solaris11.2有4个重要的技术可以在一个有效的云实现中发挥重要作用：OpenStack、内核域、统一存档（UA）和弹性虚拟交换（EVS）。 
  • spring学习——springmvc（一） a-john springMVC
    Spring MVC基于模型-视图-控制器（Model-View-Controller，MVC）实现，能够帮助我们构建像Spring框架那样灵活和松耦合的Web应用程序。   1，跟踪Spring MVC的请求 请求的第一站是Spring的DispatcherServlet。与大多数基于Java的Web框架一样，Spring MVC所有的请求都会通过一个前端控制器Servlet。前
  • hdu4342 History repeat itself-------多校联合五 aijuans 数论
    水题就不多说什么了。 #include<iostream>#include<cstdlib>#include<stdio.h>#define ll __int64using namespace std;int main(){ int t; ll n; scanf("%d",&t); while(t--)
  • EJB和javabean的区别 asia007 beanejb
    EJB不是一般的JavaBean,EJB是企业级JavaBean,EJB一共分为3种,实体Bean,消息Bean,会话Bean,书写EJB是需要遵循一定的规范的,具体规范你可以参考相关的资料.另外,要运行EJB,你需要相应的EJB容器,比如Weblogic,Jboss等,而JavaBean不需要,只需要安装Tomcat就可以了   1.EJB用于服务端应用开发, 而JavaBeans
  • Struts的action和Result总结 百合不是茶 strutsAction配置Result配置
        一:Action的配置详解:      下面是一个Struts中一个空的Struts.xml的配置文件     <?xml version="1.0" encoding="UTF-8" ?> <!DOCTYPE struts PUBLIC &quo
  • 如何带好自已的团队 bijian1013 项目管理团队管理团队
    在网上看到博客" 怎么才能让团队成员好好干活"的评论，觉得写的比较好。 原文如下： 我做团队管理有几年了吧，我和你分享一下我认为带好团队的几点： 1.诚信         对团队内成员，无论是技术研究、交流、问题探讨，要尽可能的保持一种诚信的态度，用心去做好，你的团队会感觉得到。 2.努力提
  • Java代码混淆工具 sunjing ProGuard
    Open Source Obfuscators ProGuard http://java-source.net/open-source/obfuscators/proguardProGuard is a free Java class file shrinker and obfuscator. It can detect and remove unused classes, fields, m
  • 【Redis三】基于Redis sentinel的自动failover主从复制 bit1129 redis
    在第二篇中使用2.8.17搭建了主从复制，但是它存在Master单点问题，为了解决这个问题，Redis从2.6开始引入sentinel，用于监控和管理Redis的主从复制环境，进行自动failover，即Master挂了后，sentinel自动从从服务器选出一个Master使主从复制集群仍然可以工作，如果Master醒来再次加入集群，只能以从服务器的形式工作。   什么是Sentine
  • 使用代理实现Hibernate Dao层自动事务 白糖_ DAOspringAOP框架Hibernate
    都说spring利用AOP实现自动事务处理机制非常好，但在只有hibernate这个框架情况下，我们开启session、管理事务就往往很麻烦。 public void save(Object obj){ Session session = this.getSession(); Transaction tran = session.beginTransaction(); try
  • maven3实战读书笔记 braveCS maven3
    Maven简介 是什么？ Is a software project management and comprehension tool.项目管理工具 是基于POM概念(工程对象模型) [设计重复、编码重复、文档重复、构建重复，maven最大化消除了构建的重复] [与XP：简单、交流与反馈；测试驱动开发、十分钟构建、持续集成、富有信息的工作区]     功能：
  • 编程之美-子数组的最大乘积 bylijinnan 编程之美
    public class MaxProduct { /** * 编程之美 子数组的最大乘积 * 题目: 给定一个长度为N的整数数组，只允许使用乘法，不能用除法，计算任意N-1个数的组合中乘积中最大的一组，并写出算法的时间复杂度。 * 以下程序对应书上两种方法，求得“乘积中最大的一组”的乘积——都是有溢出的可能的。 * 但按题目的意思，是要求得这个子数组，而不
  • 读书笔记-2 chengxuyuancsdn 读书笔记
    1、反射 2、oracle年-月-日 时-分-秒 3、oracle创建有参、无参函数 4、oracle行转列 5、Struts2拦截器 6、Filter过滤器(web.xml) 1、反射 (1)检查类的结构 在java.lang.reflect包里有3个类Field,Method,Constructor分别用于描述类的域、方法和构造器。 2、oracle年月日时分秒 s
  • [求学与房地产]慎重选择IT培训学校 comsci it
          关于培训学校的教学和教师的问题,我们就不讨论了,我主要关心的是这个问题       培训学校的教学楼和宿舍的环境和稳定性问题       我们大家都知道，房子是一个比较昂贵的东西，特别是那种能够当教室的房子... &nb
  • RMAN配置中通道(CHANNEL)相关参数 PARALLELISM 、FILESPERSET的关系 daizj oraclermanfilespersetPARALLELISM
    RMAN配置中通道(CHANNEL)相关参数 PARALLELISM 、FILESPERSET的关系 转 PARALLELISM --- 我们还可以通过parallelism参数来指定同时"自动"创建多少个通道： RMAN > configure device type disk parallelism 3 ; 表示启动三个通道，可以加快备份恢复的速度。
  • 简单排序:冒泡排序 dieslrae 冒泡排序
    public void bubbleSort(int[] array){ for(int i=1;i<array.length;i++){ for(int k=0;k<array.length-i;k++){ if(array[k] > array[k+1]){
  • 初二上学期难记单词三 dcj3sjt126com sciet
    concert 音乐会 tonight 今晚 famous 有名的；著名的 song 歌曲 thousand 千 accident 事故；灾难 careless 粗心的，大意的 break 折断；断裂；破碎 heart 心（脏） happen  偶尔发生，碰巧 tourist 旅游者；观光者 science （自然）科学 marry 结婚 subject 题目；
  • I.安装Memcahce 1. 安装依赖包libevent Memcache需要安装libevent,所以安装前可能需要执行 Shell代码 收藏代码 dcj3sjt126com redis
    wget http://download.redis.io/redis-stable.tar.gz tar xvzf redis-stable.tar.gz cd redis-stable make   前面3步应该没有问题，主要的问题是执行make的时候，出现了异常。 异常一： make[2]: cc: Command not found 异常原因：没有安装g
  • 并发容器 shuizhaosi888 并发容器
       通过并发容器来改善同步容器的性能，同步容器将所有对容器状态的访问都串行化，来实现线程安全，这种方式严重降低并发性，当多个线程访问时，吞吐量严重降低。    并发容器ConcurrentHashMap       替代同步基于散列的Map，通过Lock控制。   &nb
  • Spring Security（12）——Remember-Me功能 234390216 Spring SecurityRemember Me记住我
    Remember-Me功能   目录   1.1     概述 1.2     基于简单加密token的方法 1.3     基于持久化token的方法 1.4     Remember-Me相关接口和实现
  • 位运算 焦志广 位运算
    一、位运算符Ｃ语言提供了六种位运算符： & 按位与 | 按位或 ^ 按位异或 ~ 取反 << 左移 >> 右移 1. 按位与运算 按位与运算符"&"是双目运算符。其功能是参与运算的两数各对应的二进位相与。只有对应的两个二进位均为1时，结果位才为1 ，否则为0。参与运算的数以补码方式出现。 例如：9&am
  • nodejs 数据库连接 mongodb mysql liguangsong mongodbmysqlnode数据库连接
    1.mysql 连接    package.json中dependencies加入     "mysql":"~2.7.0"    执行 npm install      在config 下创建文件 database.js    
  • java动态编译 olive6615 javaHotSpotjvm动态编译
        在HotSpot虚拟机中，有两个技术是至关重要的，即动态编译(Dynamic compilation)和Profiling。     HotSpot是如何动态编译Javad的bytecode呢？Java bytecode是以解释方式被load到虚拟机的。HotSpot里有一个运行监视器，即Profile Monitor,专门监视
  • Storm0.9.5的集群部署配置优化 roadrunners 优化storm.yaml
    nimbus结点配置（storm.yaml）信息： # Licensed to the Apache Software Foundation (ASF) under one # or more contributor license agreements. See the NOTICE file # distributed with this work for additional inf
  • 101个MySQL 的调节和优化的提示 tomcat_oracle mysql
    　1. 拥有足够的物理内存来把整个InnoDB文件加载到内存中——在内存中访问文件时的速度要比在硬盘中访问时快的多。 　　2. 不惜一切代价避免使用Swap交换分区 – 交换时是从硬盘读取的，它的速度很慢。 　　3. 使用电池供电的RAM（注：RAM即随机存储器）。 　　4. 使用高级的RAID（注：Redundant Arrays of Inexpensive Disks，即磁盘阵列
  • zoj 3829 Known Notation(贪心) 阿尔萨斯 ZOJ
    题目链接：zoj 3829 Known Notation 题目大意：给定一个不完整的后缀表达式，要求有2种不同操作，用尽量少的操作使得表达式完整。 解题思路：贪心，数字的个数要要保证比∗的个数多1，不够的话优先补在开头是最优的。然后遍历一遍字符串，碰到数字+1，碰到∗-1,保证数字的个数大于等1，如果不够减的话，可以和最后面的一个数字交换位置（用栈维护十分方便），因为添加和交换代价都是1
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他