- 基于STC12C5A60S2单片机的LED汉字显示系统的设计
lantiandianzi
单片机嵌入式硬件
本设计基于单片机的LED汉字显示装置,该设计以STC12C5A60S2单片机为核心,利用最小系统和多个模块完成设计,包括点阵驱动模块、时钟模块、串口通信模块、红外线接收模块以及LED点阵屏。其中,点阵驱动模块采用74HC245芯片设计完成,结合DS1302时钟芯片完成LED点阵显示屏的汉字与时间显示,使用按键、串口、红外线遥控可以完成时间的实时更新、自定义汉字显示、改变汉字显示颜色、改变汉字滚动方
- 高通SA8295P电源参数解析(一)
空间机器人
高通SA8295学习笔记专栏自动驾驶
解析这些绝对最大额定值涉及了解现代复杂芯片设计中的电源管理、功能模块的电压要求,以及不同的电压域如何协同工作以实现高效能和低功耗。下面将逐步解析这些参数,并解释为什么每个电压域设计成这样,应用的原理以及原因。1.Powersupplyvoltages电源电压这些电源电压是为芯片中不同的功能模块提供的。它们的设计旨在平衡性能、功耗、工艺限制和系统集成。VDD_APC0(1.24V)和VDD_APC1
- 数字芯片中I/O单元及电源domain布局中SIPI的考虑
芯片SIPI设计
芯片设计的物理实施过程通常也简称为布局布线(P&R,Place-and-Route),布局一般被分为布局规划(Floorplan)和标准单元摆放(Place)两个过程。而其中的布局规划是芯片后端物理实现过程的重要环节,其合理性直接影响到芯片的时序收敛、电源稳定程度及其可靠性。布局规划基本理论布局规划是芯片后端设计过程中最初的部分,同时也是很重要的一环,它的设计结果将决定芯片的面积,影响布线资源、时
- 0.91寸OLED迷你音频频谱
九溪弥烟、
音频频谱OLED小型
一、简介音频频谱在最小0.91寸OLED屏幕上显示,小巧玲珑二、应用场景本模块为音频频谱显示模块,用来获取声音频谱并展示频谱,跟随音乐声音律动三、产品概述基于主控芯片设计的将声音采集分析频谱,显示到0.91寸OLED的功能。所有元器件都集成在一块和0.9寸oled大小相同的电路板上,非常小巧精致。四、产品参数供电方式:电池供电供电电压:4.2-5V充电方式:USB充电输入信号:声音输出方式:LED
- 快速、深入理解设计模式的what、why、how
程序猿KIMI
法以立本java设计模式
工作很久,看过很多代码,看过很多源码,发现大部分人对设计模式的理解有偏差,我将从以下几个角度对设计模式进行详细介绍。设计模式是什么设计模式是一种思想,一种结构,一种优秀的思考模式。类比建房子的设计图纸,芯片设计的电路图,同样是建房子,为什么有的可以几百年不倒,有的十几年就要重修,这些至上而下就是细节的体现。架构师的职责就是设计一个公司系统的基础架构,并提供关于怎样建立和维护系统的指导方针。,那具备
- 芯片设计 | 一文读懂,CPU、精简指令集、复杂指令集该如何理解
TrustZone_Hcoco
芯片CPU指令集
如今,芯片相关的话题广受关注,我们经常会听到芯片、CPU架构、ARM架构、芯片研发等相关内容。CPU、指令集、架构、微架构、芯片,这一组概念很容易混淆,经常把人绕进去。那么,到底应该如何理解?CPU、指令集、精简指令集、复杂指令集CPU,也叫中央处理器,是智能设备的大脑。常见的CPU有两种,X86、ARM。前者主要用在电脑里,后者主要用在手机、平板上。那么,这里的X86、Arm指的是什么呢?CPU
- I2C总线及AT24C02读写
ONE_Day|
51单片机单片机c语言51单片机嵌入式硬件
I2C总线介绍I2C总线(InterICBUS)是由Philips公司开发的一种通用数据总线两根通信线:SCL(SerialClock)、SDA(SerialData)同步、半双工,带数据应答通用的I2C总线,可以使各种设备的通信标准统一,对于厂家来说,使用成熟的方案可以缩短芯片设计周期、提高稳定性,对于应用者来说,使用通用的通信协议可以避免学习各种各样的自定义协议,降低了学习和应用的难度I2C电
- 与时共进,芯芯向荣丨纷享销客获时创意“最佳合作伙伴”表彰
纷享销客连接型CRM
纷享动态深圳电子制造软件需求
近日,时创意存储产业园封顶仪式暨成立十五周年庆典在深圳圆满举行。本次盛典以“创意有时·芯芯向RONG”为主题,时创意董事长倪黄忠携全体员工,与政府嘉宾、产业伙伴等1200余人济济一堂,纷享销客也共襄盛举,并荣获【2023年度最佳合作伙伴】表彰!时创意成立于2008年,是一家在存储芯片领域集芯片设计、软固件研发、封装测试、模组生产测试及应用于一体的国家高新技术企业,也是国家专精特新“小巨人”企业,经
- [SSD 测试 1.3] 硬件测试之主控测试用例
元存储
测试用例SSD存储芯片测试
专栏《深入理解SSD》主控制器方面,消费级市场的主要厂商包括三星、英特尔、西部数据、海力士和东芝,他们的产品涵盖了SATA和NvmePcie3.0/4.0接口。而在企业级市场,国内厂商华为海思H181x系列也有存在。在实际速度方面,该速度会受到制程及后端NandFlash接口速率和通道数的影响。1.测试Case主控测试一般集中在芯片流片回来的初期至中期阶段,只会由芯片设计原厂进行测试。通常来讲测试
- RISC-V与ARM
吮指原味张
#其他指令集
参考资料:第五代精简指令集计算机RISC-V你了解多少?ARM与RISC-V架构的区别ARM与RISC-V的恩爱情仇1.ARM1991年ARM公司成立于英国剑桥,早期ARM也自主设计和生产芯片,但由于业绩平平,最后ARM改变了策略,他们不再生产芯片,转而以授权的方式,将芯片设计方案转让给其他公司。ARM有三种授权方式:处理器、POP以及架构授权。ARM架构是一种采用独特的ARM指令集系统、并且根据
- 一. 使用perl对Soc中的digital ip进行lint check
Followex
#perl在ic设计中的应用perllanguageperl硬件架构开发语言
一.使用perl对Soc中的digitalip进行lintcheck1.purpose在SoC芯片设计中,需要用到很多的digitalip。在前端设计来到中后期时,在RTLsignoff之前,需要对rtl进行lintcheck,一般使用的是synopsys家的SpyGlass。如果一个个到对应的ip目录下runSpyGlass软件并查看输出报告是非常费事费力的,而且还不能确定万无一失。因此我们就可
- STM32 与 ARM 的联系
selenia8860
单片机stm32嵌入式硬件
STM32和ARM是两个不同的概念,但它们之间存在一定的联系。STM32是一种微控制器产品,由意法半导体(STMicroelectronics)推出,其内核采用了ARMCortex-M核。ARM是一家英国芯片设计公司,专注于设计和许可处理器架构,而STM32是基于ARMCortex-M核的32位微控制器。因此,可以说STM32是基于ARMCortex-M核的微控制器产品。与通常的ARM处理器相比,
- 台湾制造只知道台积电?起底你不知道的“宝岛台湾”半导体江湖
经纬科技
本文总共约xx字,阅读大约需要x分钟作者|经纬君来源|经纬科技纵横(头条号:经纬科技纵横微信号/百家号:经纬时评)台湾半导体工业强在台积电,这点是公认的。不过台湾可不仅仅只有一家台积电,只是因为它名声太大,把其它的都盖住了。除台积电外还有联电(世界排名第四),力晶(第七),世界先进(第八)。经过数十年的发展,台湾的芯片工业已经形成上下游全产业链布局,涵盖硅晶圆,芯片设计,芯片制造,封测等诸多领域。
- 160亿美元!Wework亏的钱,孙正义从Arm上赚回来,只用了一天
加百力
业界新闻arm开发区块链
Arm最新公布的业绩超出分析师预期,导致其股价周三盘后一度飙升41%。这让孙正义旗下的软银在Arm交易中赚的钱,超过了其在已破产的WeWork上亏损的143亿美元。本周三,芯片设计公司Arm发布公告称,在截至去年12月底的第三财季,Arm销售额为8.24亿美元,高于预期的7.616亿美元;调整后每股收益为0.29美元,高于预期的0.25美元。在截至3月份的三个月营收预计将在8.5亿至9亿美元,分析
- 【芯片设计- RTL 数字逻辑设计入门 16 -- verilog CRC-8 实现】
CodingCos
芯片设计RTL数字逻辑设计扫盲FPGACRC-8verilogCRC-8
CRC校验CRC校验(CyclicRedundancyCheck)是一种用于检测数据传输或存储后是否出现错误的技术。其核心思想是通过发送方和接收方都遵循同一算法生成一个数据块的校验码,然后接收方将其与接收到的数据的校验码进行比较。如果两者一致,那么数据很可能是完整和未受损的;如果不同,那么数据在传输或存储过程中可能发生了错误。简单通俗的介绍:假设你有一本书,你想检查这本书是否完整,没有丢失任何页面
- 【芯片设计- RTL 数字逻辑设计入门 15 -- 函数实现数据大小端转换】
CodingCos
芯片设计RTL数字逻辑设计扫盲fpga开发FPGA大小端转换fpgafunction
文章目录函数实现数据大小端转换函数语法函数使用的规则VerilogandTestbench综合图VCS仿真波形函数实现数据大小端转换在数字芯片设计中,经常把实现特定功能的模块编写成函数,在需要的时候再在主模块中调用,以提高代码的复用性和提高设计的层次,分别后续的修改。请用函数实现一个4bit数据大小端转换的功能。实现对两个不同的输入分别转换并输出。程序的接口信号图如下:使用VerilogHDL实现
- 【芯片设计- RTL 数字逻辑设计入门 12 -- verilog 有符号数加减法】
CodingCos
芯片设计RTL数字逻辑设计扫盲fpga开发有符号数加减法FPGA有符号数加减法
文章目录多功能数据处理器描述verilog无符号数与有符号数8'd100+8'd1558'd100+8'd1568'd100+8'd157verilog代码实现TestBench代码VCS仿真结果多功能数据处理器描述根据指示信号select的不同,对输入信号a,b实现不同的运算。输入信号a,b为8bit有符号数:当select信号为0,输出a;当select信号为1,输出b;当select信号为2
- 【芯片设计- RTL 数字逻辑设计入门 14 -- 使用子模块实现三输入数的大小比较】
CodingCos
芯片设计RTL数字逻辑设计扫盲fpga开发三输入数的大小比较
文章目录三输入数的大小比较问题分析verilogcodeTestBenchCode综合图仿真波形图三输入数的大小比较在数字芯片设计中,通常把完成特定功能且相对独立的代码编写成子模块,在需要的时候再在主模块中例化使用,以提高代码的可复用性和设计的层次性,方便后续的修改。请编写一个子模块,将输入两个8bit位宽的变量data_a,data_b,并输出data_a,data_b之中较小的数。并在主模块中
- 【芯片设计- RTL 数字逻辑设计入门 番外篇 9 -- SOC 中PL端与PS端详细介绍】
CodingCos
芯片设计RTL数字逻辑设计扫盲fpga开发PLandPS
文章目录ProgrammableLogicandProcessingSystemPL(ProgrammableLogic)特点PS和PL之间的协同设计和开发工具ProgrammableLogicandProcessingSystem在系统级芯片(SoC)的上下文中,“PL”通常指的是可编程逻辑(ProgrammableLogic)部分,特别是在使用了FPGA(现场可编程门阵列)技术的SoC中。例如
- 【芯片设计- RTL 数字逻辑设计入门 13 -- generate_for 和 for】
CodingCos
芯片设计RTL数字逻辑设计扫盲generate_forverilogfor
文章目录generate_forverilogcodetestbenchcode仿真波形for循环verilogcode仿真波形错误小结generate_for在某个module中包含了很多相似的连续赋值语句,请使用generata…for语句编写代码,替代该语句,要求不能改变原module的功能。使用VerilogHDL实现以上功能并编写testbench验证。moduletemplate_mo
- 【芯片设计- RTL 数字逻辑设计入门 11.1 -- 状态机实现 移位运算与乘法 1】
CodingCos
芯片设计RTL数字逻辑设计扫盲fpga开发
文章目录移位运算与乘法状态机简介SystemVerilog中的测试平台VCS波形仿真阻塞赋值和非阻塞赋值有限状态机(FSM)与无限状态机的区别本篇文章接着上篇文章【芯片设计-RTL数字逻辑设计入门11–移位运算与乘法】继续介绍,这里使用状态机来实现。移位运算与乘法已知d为一个8位数,请在每个时钟周期分别输出该数乘1/3/7/8,并输出一个信号通知此时刻输入的d有效(d给出的信号的上升沿表示写入有效
- 政安晨:示例演绎TensorFlow的官方指南(一){基础知识}
政安晨
政安晨的机器学习笔记Python语言大讲堂TensorFlowEagerExecution演绎官方指南PythonKeras机器学习自动微分
为什么要示例演绎?既然有了官方指南,咱们在官方指南上看看就可以了,为什么还要写示例演绎的文章呢?其实对于初步了解TensorFlow的小伙伴们而言,示例演绎才是最重要的。官方文档已经假定了您已经具备了相当合适的基础知识以及工作/学习环境,而这两点恰恰是很多小伙伴们的差异所在。作者政安晨的工作生涯涉猎很广泛:从半导体芯片设计到硬件与射频通信电路开发,再从汇编语言的片上系统开发,C语言的Linux系统
- 【芯片设计- RTL 数字逻辑设计入门 11 -- 移位运算与乘法】
CodingCos
芯片设计RTL数字逻辑设计扫盲fpga开发移位运算与乘法FPGA
请阅读【嵌入式开发学习必备专栏】文章目录移位运算与乘法VerilogCodeverilog拼接运算符({})TestbenchCodeVCS波形仿真问题小结移位运算与乘法已知d为一个8位数,请在每个时钟周期分别输出该数乘1/3/7/8,并输出一个信号通知此时刻输入的d有效(d给出的信号的上升沿表示写入有效)可以看到输入D的波形在为6的地方比较特殊,从波形上可以看到它只持续了一个时钟周期,但是out
- 【芯片设计- RTL 数字逻辑设计入门 7 -- 同步复位与异步复位详细介绍】
CodingCos
芯片设计RTL数字逻辑设计扫盲fpga开发
文章目录复位的类型和划分同步复位综合后电路优缺点异步复位优缺点异步复位的时序分析(recoverytime/removaltime)异步复位,同步释放综合后电路优缺点转自:https://blog.csdn.net/qq_40281783/article/details/128969188复位的类型和划分通常,芯片的复位信号分为两大类,全局复位和局部复位;全局复位:能够确保每个寄存器都处于可控的状
- 芯片设计中的ECO
smartvxworks
芯片设计eco芯片芯片设计
如标题所写,我们今天聊一聊IC设计种的ECO。在展开关于ECO的概念之前,我们先大致捋下数字IC设计的流程,有助于我们后面的讨论。数字IC设计流程简述1、确定项目需求根据市场或者芯片功能要求,设计芯片的spec,得到可行的芯片设计方案。2、系统级设计用系统建模语言对各模块进行描述3、前端设计RTL设计、功能仿真、硬件原型验证、电路综合、DFT、STA4、后端设计版图设计、物理验证、后仿真在复杂的设
- STA | 什么是时序图?
准备钟
STA静态时序分析基础STA芯片设计数字后端
1逻辑图芯片设计离不开时序分析。时序分析的对象是如下图这种电路图。这种电路图被称为逻辑图。为了分析方便,用编号在图中标出各个节点。这样就能方便地指出不同的时序路线。时序分析针对的是一段段时序路线。因此,首先需要定位出起始点和终点。什么样的节点可以作为起点和终点呢?2起点和终点起点通常有三种。第一种:芯片的数据输入端口。第二种:时序单元的数据输出端口。第三种:存储器的数据输出端口。类似地,终点也有三
- STA | 什么是min period 最小时钟周期?
准备钟
STA之DRVSTADRV芯片设计数字后端
这是数字芯片设计时序分析之DRV的第6篇,更多DRV文章就在这里。什么是minperiod?Minperiod,也就是最小时钟周期,是DRV检查的一种。Minperiod用于检查时钟电路是否达到了预期的工作频率。如何检查minperiod?minperiod的阈值是通过库文件查询得到的。以下是一个RAM的CLKpin的minperiod的库文件信息。从中可以看出,minperiod的阈值与tran
- STA | 什么是Noise噪声检查?
准备钟
STA之DRVSTADRV芯片设计数字后端
这是数字芯片设计时序分析之DRV的第11篇,更多DRV文章就在这里。什么是噪声(Noise)?在SITiming这篇文章中,我们探讨了考虑串扰情况下的时序延时,其单位为时间(纳秒ns)。而噪声则是考虑串扰情况下的信号抖动,其单位为电压(毫伏mV)。噪声代表了实际电平脱离理想电平的状态,当噪声超出电路的噪声容限时,则会导致电路故障。因此,噪声检查非常重要。噪声包含了Noisearea噪声面积和Noi
- STA | 什么是Cross Talk: SI Timing 时序串扰?
准备钟
后端
本文主要介绍数字芯片设计时序分析中的串扰时序(SITiming)。什么是时序串扰?两根紧挨着的绕线(net)之间存在耦合电容,当一条线进行电平转换的过程中,另一条线也会受到相应的影响。其中第一条线称为攻击端(aggressor),第二根线称为受害端(victim)。当受害端信号保持不变时,攻击端的电平转换会给受害端引入毛刺信号。当受害端的电平转换与攻击端正好一致时,受害端的电平转换过程会加速。当受
- STA | 什么是静态时序分析?
准备钟
STA静态时序分析基础STA芯片设计数字后端
1.时序分析消费电子芯片的性能在不断提升。例如大家所熟知的手机芯片和电脑芯片,每年都在更新。要实现芯片性能的提升,在芯片设计中必须用到的技术是时序分析。时序分析技术使工程师在芯片设计过程中就能够估算芯片的性能。不仅如此,时序分析技术还涉及到芯片能否正常工作。这么厉害的技术是如何实现的呢?2.动态时序分析容易想到的时序分析技术就是针对芯片电路进行时序的模拟仿真。也就是,模拟电路在实际运行时的行为,考
- [星球大战]阿纳金的背叛
comsci
本来杰迪圣殿的长老是不同意让阿纳金接受训练的.........
但是由于政治原因,长老会妥协了...这给邪恶的力量带来了机会
所以......现代的地球联邦接受了这个教训...绝对不让某些年轻人进入学院
- 看懂它,你就可以任性的玩耍了!
aijuans
JavaScript
javascript作为前端开发的标配技能,如果不掌握好它的三大特点:1.原型 2.作用域 3. 闭包 ,又怎么可以说你学好了这门语言呢?如果标配的技能都没有撑握好,怎么可以任性的玩耍呢?怎么验证自己学好了以上三个基本点呢,我找到一段不错的代码,稍加改动,如果能够读懂它,那么你就可以任性了。
function jClass(b
- Java常用工具包 Jodd
Kai_Ge
javajodd
Jodd 是一个开源的 Java 工具集, 包含一些实用的工具类和小型框架。简单,却很强大! 写道 Jodd = Tools + IoC + MVC + DB + AOP + TX + JSON + HTML < 1.5 Mb
Jodd 被分成众多模块,按需选择,其中
工具类模块有:
jodd-core &nb
- SpringMvc下载
120153216
springMVC
@RequestMapping(value = WebUrlConstant.DOWNLOAD)
public void download(HttpServletRequest request,HttpServletResponse response,String fileName) {
OutputStream os = null;
InputStream is = null;
- Python 标准异常总结
2002wmj
python
Python标准异常总结
AssertionError 断言语句(assert)失败 AttributeError 尝试访问未知的对象属性 EOFError 用户输入文件末尾标志EOF(Ctrl+d) FloatingPointError 浮点计算错误 GeneratorExit generator.close()方法被调用的时候 ImportError 导入模块失
- SQL函数返回临时表结构的数据用于查询
357029540
SQL Server
这两天在做一个查询的SQL,这个SQL的一个条件是通过游标实现另外两张表查询出一个多条数据,这些数据都是INT类型,然后用IN条件进行查询,并且查询这两张表需要通过外部传入参数才能查询出所需数据,于是想到了用SQL函数返回值,并且也这样做了,由于是返回多条数据,所以把查询出来的INT类型值都拼接为了字符串,这时就遇到问题了,在查询SQL中因为条件是INT值,SQL函数的CAST和CONVERST都
- java 时间格式化 | 比较大小| 时区 个人笔记
7454103
javaeclipsetomcatcMyEclipse
个人总结! 不当之处多多包含!
引用 1.0 如何设置 tomcat 的时区:
位置:(catalina.bat---JAVA_OPTS 下面加上)
set JAVA_OPT
- 时间获取Clander的用法
adminjun
Clander时间
/**
* 得到几天前的时间
* @param d
* @param day
* @return
*/
public static Date getDateBefore(Date d,int day){
Calend
- JVM初探与设置
aijuans
java
JVM是Java Virtual Machine(Java虚拟机)的缩写,JVM是一种用于计算设备的规范,它是一个虚构出来的计算机,是通过在实际的计算机上仿真模拟各种计算机功能来实现的。Java虚拟机包括一套字节码指令集、一组寄存器、一个栈、一个垃圾回收堆和一个存储方法域。 JVM屏蔽了与具体操作系统平台相关的信息,使Java程序只需生成在Java虚拟机上运行的目标代码(字节码),就可以在多种平台
- SQL中ON和WHERE的区别
avords
SQL中ON和WHERE的区别
数据库在通过连接两张或多张表来返回记录时,都会生成一张中间的临时表,然后再将这张临时表返回给用户。 www.2cto.com 在使用left jion时,on和where条件的区别如下: 1、 on条件是在生成临时表时使用的条件,它不管on中的条件是否为真,都会返回左边表中的记录。
- 说说自信
houxinyou
工作生活
自信的来源分为两种,一种是源于实力,一种源于头脑.实力是一个综合的评定,有自身的能力,能利用的资源等.比如我想去月亮上,要身体素质过硬,还要有飞船等等一系列的东西.这些都属于实力的一部分.而头脑不同,只要你头脑够简单就可以了!同样要上月亮上,你想,我一跳,1米,我多跳几下,跳个几年,应该就到了!什么?你说我会往下掉?你笨呀你!找个东西踩一下不就行了吗?
无论工作还
- WEBLOGIC事务超时设置
bijian1013
weblogicjta事务超时
系统中统计数据,由于调用统计过程,执行时间超过了weblogic设置的时间,提示如下错误:
统计数据出错!
原因:The transaction is no longer active - status: 'Rolling Back. [Reason=weblogic.transaction.internal
- 两年已过去,再看该如何快速融入新团队
bingyingao
java互联网融入架构新团队
偶得的空闲,翻到了两年前的帖子
该如何快速融入一个新团队,有所感触,就记下来,为下一个两年后的今天做参考。
时隔两年半之后的今天,再来看当初的这个博客,别有一番滋味。而我已经于今年三月份离开了当初所在的团队,加入另外的一个项目组,2011年的这篇博客之后的时光,我很好的融入了那个团队,而直到现在和同事们关系都特别好。大家在短短一年半的时间离一起经历了一
- 【Spark七十七】Spark分析Nginx和Apache的access.log
bit1129
apache
Spark分析Nginx和Apache的access.log,第一个问题是要对Nginx和Apache的access.log文件进行按行解析,按行解析就的方法是正则表达式:
Nginx的access.log解析正则表达式
val PATTERN = """([^ ]*) ([^ ]*) ([^ ]*) (\\[.*\\]) (\&q
- Erlang patch
bookjovi
erlang
Totally five patchs committed to erlang otp, just small patchs.
IMO, erlang really is a interesting programming language, I really like its concurrency feature.
but the functional programming style
- log4j日志路径中加入日期
bro_feng
javalog4j
要用log4j使用记录日志,日志路径有每日的日期,文件大小5M新增文件。
实现方式
log4j:
<appender name="serviceLog"
class="org.apache.log4j.RollingFileAppender">
<param name="Encoding" v
- 读《研磨设计模式》-代码笔记-桥接模式
bylijinnan
java设计模式
声明: 本文只为方便我个人查阅和理解,详细的分析以及源代码请移步 原作者的博客http://chjavach.iteye.com/
/**
* 个人觉得关于桥接模式的例子,蜡笔和毛笔这个例子是最贴切的:http://www.cnblogs.com/zhenyulu/articles/67016.html
* 笔和颜色是可分离的,蜡笔把两者耦合在一起了:一支蜡笔只有一种
- windows7下SVN和Eclipse插件安装
chenyu19891124
eclipse插件
今天花了一天时间弄SVN和Eclipse插件的安装,今天弄好了。svn插件和Eclipse整合有两种方式,一种是直接下载插件包,二种是通过Eclipse在线更新。由于之前Eclipse版本和svn插件版本有差别,始终是没装上。最后在网上找到了适合的版本。所用的环境系统:windows7JDK:1.7svn插件包版本:1.8.16Eclipse:3.7.2工具下载地址:Eclipse下在地址:htt
- [转帖]工作流引擎设计思路
comsci
设计模式工作应用服务器workflow企业应用
作为国内的同行,我非常希望在流程设计方面和大家交流,刚发现篇好文(那么好的文章,现在才发现,可惜),关于流程设计的一些原理,个人觉得本文站得高,看得远,比俺的文章有深度,转载如下
=================================================================================
自开博以来不断有朋友来探讨工作流引擎该如何
- Linux 查看内存,CPU及硬盘大小的方法
daizj
linuxcpu内存硬盘大小
一、查看CPU信息的命令
[root@R4 ~]# cat /proc/cpuinfo |grep "model name" && cat /proc/cpuinfo |grep "physical id"
model name : Intel(R) Xeon(R) CPU X5450 @ 3.00GHz
model name :
- linux 踢出在线用户
dongwei_6688
linux
两个步骤:
1.用w命令找到要踢出的用户,比如下面:
[root@localhost ~]# w
18:16:55 up 39 days, 8:27, 3 users, load average: 0.03, 0.03, 0.00
USER TTY FROM LOGIN@ IDLE JCPU PCPU WHAT
- 放手吧,就像不曾拥有过一样
dcj3sjt126com
内容提要:
静悠悠编著的《放手吧就像不曾拥有过一样》集结“全球华语世界最舒缓心灵”的精华故事,触碰生命最深层次的感动,献给全世界亿万读者。《放手吧就像不曾拥有过一样》的作者衷心地祝愿每一位读者都给自己一个重新出发的理由,将那些令你痛苦的、扛起的、背负的,一并都放下吧!把憔悴的面容换做一种清淡的微笑,把沉重的步伐调节成春天五线谱上的音符,让自己踏着轻快的节奏,在人生的海面上悠然漂荡,享受宁静与
- php二进制安全的含义
dcj3sjt126com
PHP
PHP里,有string的概念。
string里,每个字符的大小为byte(与PHP相比,Java的每个字符为Character,是UTF8字符,C语言的每个字符可以在编译时选择)。
byte里,有ASCII代码的字符,例如ABC,123,abc,也有一些特殊字符,例如回车,退格之类的。
特殊字符很多是不能显示的。或者说,他们的显示方式没有标准,例如编码65到哪儿都是字母A,编码97到哪儿都是字符
- Linux下禁用T440s,X240的一体化触摸板(touchpad)
gashero
linuxThinkPad触摸板
自打1月买了Thinkpad T440s就一直很火大,其中最让人恼火的莫过于触摸板。
Thinkpad的经典就包括用了小红点(TrackPoint)。但是小红点只能定位,还是需要鼠标的左右键的。但是自打T440s等开始启用了一体化触摸板,不再有实体的按键了。问题是要是好用也行。
实际使用中,触摸板一堆问题,比如定位有抖动,以及按键时会有飘逸。这就导致了单击经常就
- graph_dfs
hcx2013
Graph
package edu.xidian.graph;
class MyStack {
private final int SIZE = 20;
private int[] st;
private int top;
public MyStack() {
st = new int[SIZE];
top = -1;
}
public void push(i
- Spring4.1新特性——Spring核心部分及其他
jinnianshilongnian
spring 4.1
目录
Spring4.1新特性——综述
Spring4.1新特性——Spring核心部分及其他
Spring4.1新特性——Spring缓存框架增强
Spring4.1新特性——异步调用和事件机制的异常处理
Spring4.1新特性——数据库集成测试脚本初始化
Spring4.1新特性——Spring MVC增强
Spring4.1新特性——页面自动化测试框架Spring MVC T
- 配置HiveServer2的安全策略之自定义用户名密码验证
liyonghui160com
具体从网上看
http://doc.mapr.com/display/MapR/Using+HiveServer2#UsingHiveServer2-ConfiguringCustomAuthentication
LDAP Authentication using OpenLDAP
Setting
- 一位30多的程序员生涯经验总结
pda158
编程工作生活咨询
1.客户在接触到产品之后,才会真正明白自己的需求。
这是我在我的第一份工作上面学来的。只有当我们给客户展示产品的时候,他们才会意识到哪些是必须的。给出一个功能性原型设计远远比一张长长的文字表格要好。 2.只要有充足的时间,所有安全防御系统都将失败。
安全防御现如今是全世界都在关注的大课题、大挑战。我们必须时时刻刻积极完善它,因为黑客只要有一次成功,就可以彻底打败你。 3.
- 分布式web服务架构的演变
自由的奴隶
linuxWeb应用服务器互联网
最开始,由于某些想法,于是在互联网上搭建了一个网站,这个时候甚至有可能主机都是租借的,但由于这篇文章我们只关注架构的演变历程,因此就假设这个时候已经是托管了一台主机,并且有一定的带宽了,这个时候由于网站具备了一定的特色,吸引了部分人访问,逐渐你发现系统的压力越来越高,响应速度越来越慢,而这个时候比较明显的是数据库和应用互相影响,应用出问题了,数据库也很容易出现问题,而数据库出问题的时候,应用也容易
- 初探Druid连接池之二——慢SQL日志记录
xingsan_zhang
日志连接池druid慢SQL
由于工作原因,这里先不说连接数据库部分的配置,后面会补上,直接进入慢SQL日志记录。
1.applicationContext.xml中增加如下配置:
<bean abstract="true" id="mysql_database" class="com.alibaba.druid.pool.DruidDataSourc