2018-04-15 Quartus

[讨论] 请问下.jic文件和sof有什么区别

http://bbs.eeworld.com.cn/thread-445682-1-1.html

1.二者都是altera fpga的配置文件
2.jic文件是由sof转换而来
3.sof文件是Quartus II编译的时候直接产生
4.sof文件是通过jtag口直接下载到fpga中
5.jic也是通过jtag口下载，但是下载的目标器件并不是fpga，而是epcs配置芯片；fpga在下载时候只是起到一个桥梁的作用。

Sof是bin文件，调试时下载到FPGA的RAM里面，掉电丢失，再次上电需要重新烧过；
jic属于被动方式：上电由FPGA主动读取，jic是Prom文件，是会写在EPCSxx （详见备注）里面的，FPGA上电后，会先去这里把bin下载到自己ram里面。(由flash芯片加载程序到FPGA芯片)
一般在程序调试结束后需要将 .sof文件转换成 .jic文件烧写到flash芯片中

Quartus 11.0 的AS 下载方式和JTAG下载jic文件的方式

https://www.cnblogs.com/fhyfhy/p/4631600.html

sof(SRAMObject File)当直接用PS模式下将配置数据下到FPGA里用到,USB BLASTER,MASTERBLASER,BBII,BBMV适用,quartusII会自动生成,所有其他的配置文件都是由sof生成的. 
pof(Programmer Object File)也是由quartusII自动生成的,BBII适用,AS模式下将配置数据下到配置芯片中 

Qsys

Qsys组件支持 
    Qsys可能会显示组件不被支持的警告信息。您可以从系统中移除不被支持的组件并用相似的组件来替换。  
    
用户定制组件 
    Qsys仅支持基于Tcl（hw.tcl文件）的定制组件。
    Qsys不支持SOPC Builder 7.1或者之前版本中由Component Editor建立的基于外设模板文件(.ptf)的组件。
    将设计移植到Qsys之前，需要将SOPC Builder中基于.ptf的组件转换成Tcl格式。

Quartus II工程文件的后缀含义

上面这些文件可以分为五类：
1. 编译必需的文件：设计文件（.gdf、.bdf、EDIF输入文件、.tdf、verilog设计文件、.vqm、.vt、VHDL设计文件、. vht）、存储器初始化文件（.mif、.rif、.hex）、配置文件（.qsf、.tcl）、工程文件（.qpf）。
2. 编译过程中生成的中间文件（.eqn文件和db目录下的所有文件）
3. 编译结束后生成的报告文件（.rpt、.qsmg等）
4. 根据个人使用习惯生成的界面配置文件（.qws等）
5. 编程文件（.sof、.pof、.ttf等）
上面分类中的第一类文件是一定要保留的；第二类文件在编译过程中会根据第一类文件生成，不需要保留；第三类文件会根据第一类文件的改变而变化，反映了编译后的结果，可以视需要保留；第四类文件保存了个人使用偏好，也可以视需要保留；第五类文件是编译的结果，一定要保留。
在使用版本控制工具时，我通常保留第一类、第三类和第五类文件。但是第三类文件通常很少被反复使用。
所以，为了维护一个最小工程，第一类和第五类文件是一定要保留的。 
此外，当一个项目的设置内容需要转移给另一个项目时，例如引脚分配信息，需要转移.tcl文件而不是.qsf文件。.tcl文件与.qsf文件的关系以及如何生成.tcl文件我会在以后的日志中给出。


本文为网络整理，大部分内容来自网络。
File Type   Extension
AHDL Include File
.inc
ATOM Netlist File
.atm
Block Design File
.bdf
Block Symbol File
.bsf
BSDL file
.bsd
Chain Description File
.cdf
Comma-Separated Value File
.csv
Component Declaration File
.cmp
Compressed Vector Waveform. File
.cvwf
Conversion Setup File
.cof
Cross-Reference File
.xrf
database files
.cdb,.hdb,.rdb,.tdb
DSP Block Region File
.macr
EDIF Input File
.edf,.edif,.edn
Global Clock File
.gclk
Graphic Design File
.gdf
HardCopy files
.datasheet,.sdo,.tcl,.vo
Hexadecimal (Intel-Format) File
.hex
Hexadecimal (Intel-Format) Output File
.hexout
HSPICE Simulation Deck File
.sp
HTML-Format Report File
.htm
I/O Pin State File
.ips
IBIS Output File
.ibs
In System Configuration File
.isc
Jam Byte Code File
.jbc
Jam File
.jam
JTAG Indirect Configuration File
.jic
Library Mapping File
.lmf
License File
license.dat
Logic Analyzer Interface File
.lai
Memory Initialization File
.mif
Memory Map File
.map
PartMiner edaXML-Format File
.xml
Pin-Out File
.pin
placement constraints file
.apc
Programmer Object File
.pof
programming files
.cdf,.cof
QMSG File
.qmsg
Quartus II Archive File
.qar
Quartus II Archive Log File
.qarlog
Quartus User-Defined Device File
.qud
Quartus II Default Settings File
.qdf
Quartus II Exported Partition File
.qxp
Quartus II Project File
.qpf
Quartus II Settings File
.qsf
Quartus II Workspace File
.qws
RAM Initialization File
.rif
Raw Binary File
.rbf
Raw Programming Data File
.rpd
Routing Constraints File
.rcf
Signal Activity File
.saf
SignalTap II File
.stp
Simulator Channel File
.scf
SRAM Object File
.sof
Standard Delay Format Output File
.sdo
Symbol File
.sym
Synopsys Design Constraints File
.sdc
Tab-Separated Value File
.txt
Tabular Text File
.ttf
Tcl Script. File
.tcl
Text Design File
.tdf
Text-Format Report File
.rpt
Text-Format Timing Summary File
.tan.summary
Timing Analysis Output File
.tao
Token File
ted.tok
Vector File
.vec
Vector Table Output File
.tbl
vector source files
.tbl,.vwf,.vec
Vector Waveform. File
.vwf
Verilog Design File
.v,.vh,.verilog,.vlg
Verilog Output File
.vo
Verilog Quartus Mapping File
.vqm
Verilog Test Bench File
.vt
Value Change Dump File
.vcd
version-compatible database files
.atm,.hdbx,.rcf,.xml
VHDL Design File
.vhd,.vhdl
VHDL Output File
.vho
VHDL Test Bench File
.vht
XML files
.cof,.stp,.xml
waveform. files
.scf,.stp,.tbl,.vec,.vwf