「HDLBits题解」Bcdadd100

本专栏的目的是分享可以通过HDLBits仿真的Verilog代码 以提供参考 各位可同时参考我的代码和官方题解代码 或许会有所收益

题目链接：Bcdadd100 - HDLBits

module top_module( 
    input [399:0] a, b,
    input cin,
    output cout,
    output [399:0] sum 
); 
    wire [99:0] t ;
    genvar i ; 
    bcd_fadd u0(a[3:0], b[3:0], cin, t[0], sum[3:0]) ; 

    generate
        for (i = 7 ; i <= 399 ; i = i + 4) begin : X 
            bcd_fadd ui(a[i:i-3], b[i:i-3], t[(i-3)/4-1], t[(i-3)/4], sum[i:i-3]) ;
        end
    endgenerate

    assign cout = t[99];

endmodule