【FPGA】第65页

FPGA：vivado调试过程中ila使用和时钟域技巧

学习fpga，从Verilog学习，到程序编写，到行为仿真测试文件编写，随着FPGA学习的深入和程序不断编写，测试，最终需要进入到板级调试过程。

一支绝命钩·2023-07-19 14:17

FPGA+x86构建高性能国产网络测试仪竞技之道

众所周知，以太网已经深入我们的生活无处不在，企业、校园、大数据中心和家庭等都离不开网络，否则我们的生活将受到严重的影响。以太网的接口速率也是迅速发展：10M、100M、GE、10GE、40GE、100GE，到目前逐步成熟的2.5GE、5GE、25GE、50GE甚至400GE，基本是每10年速率10倍增长的发展趋势。很多数据中心和运营商也已准备将其网络从100GE扩展到400GE，以支持第五代无线技

深圳信迈科技DSP+ARM+FPGA·2023-07-19 14:20

quartus18.0如何下载安装Cyclone V器件库

一、下载流程官网下载地址这里我们点击支持选中下载中心：选择FPGA：在左边点击quartus软件选中自己的版本：选中版本过后在右边会帮我们筛选出适合我们的版本：进来过后选择单个文件：在单个文件下的Devices

混子王江江·2023-07-19 14:18

stable diffusion windows本地搭建的坑

首先就是安装gfpgan、clip、openclip问题，我参考了两篇文章，很重要https://zhuanlan.zhihu.com/p/639458883?

LeBr0nJames·2023-07-19 11:15

eda交通灯控制器波形输入_（EDA）基于FPGA的十字路口交通灯控制器设计说明书.doc...

越佳美·2023-07-19 04:49

基于fpga的交通灯的设计

课题一：交通灯控制设计1.课程设计的目的与要求1.1目的以FPGA为核心，设计一个交通灯控制器，每个路口都有红、黄、绿三盏灯。

夜幕下的灯火·2023-07-19 04:49

CASE_01 基于FPGA的交通灯控制器

该系类博客序言和资源简介可浏览该博客：PREFACEFPGA经典案例序言快速了解该系列博客的内容与可用资源。

比特电子工作室·2023-07-19 04:48

FPGA实验四：交通灯控制器设计

目录一、实验目的二、设计要求三、实验代码1.designsource文件代码2.仿真文件代码3.代码原理分析四、实验结果及分析1、引脚锁定2、仿真波形及分析3、下载测试结果及分析五、实验心得1.解决实验中遇见的问题及解决2.实验完成的心得一、实验目的（1）熟悉交通灯控制器的工作原理；（2）掌握状态机的设计；（3）掌握用Verilog语言实现较复杂时序电路的设计过程。二、设计要求实现一个由一条主干道

长安er·2023-07-19 04:14

iserdese2接口详解_7系列FPGA原语例程

【实例简介】7系列的Verilog/VHDL原语使用例程，可用NotePad或UltraEdit等工具打开查看【实例截图】【核心代码】7_Series_Library_Templates└──7_Series_Library_Templates├──readme.txt├──Verilog│├──ADDMACC_MACRO.veo│├──ADDSUB_MACRO.veo│├──BRAM_SDP_M

weixin_39716510·2023-07-18 23:45

FPGA基础学习——Verilog实现的边沿检测（上升沿下降沿检测）及Modelsim仿真

检测输入信号或FPGA内部逻辑信号的跳变，即上升沿或者下降沿的检测。2、边沿检测的方法设置两个寄存器，对前一状态和后一状态进行寄存，若前后两个状态不同，则检测到了边沿。

Fighting_XH·2023-07-18 23:10

BUFG/BUFGCE/BUFH/BUFHCE/BUFH/BUFGHCE/BUFMR/BUFMRCE/BUFR/IBUF/IBUFDS

文章目录BUFGBUFGCEBUFHBUFHCEBUFMRBUFRBUFMRCEIBUFIBUFDS下图为7系列FPGA时钟架构图：BUFG全局时钟缓冲。

Fighting_XH·2023-07-18 23:09

FPGA综合设计实验：基于PWM脉宽调制的呼吸流水灯设计

4.数码管显示模块5.二进制转BCD码模块四、项目测试1.仿真测试2.实物测试五、项目总结1.选题思考与过程反思2.设计的具体完成情况详细描述3.项目可改进之处4.项目设计心得参考文献一、引言近年来，FPGA

长安er·2023-07-18 21:29

FPGA入门：QuartusⅡ实现半加器，全加器，四位全加器

文章目录一、半加器和全加器简介1.1半加器1.2一位全加器二、原理图实现半加器与全加器2.1半加器2.1.1创建项目2.1.2原理图设计半加器2.1.3半加器波形仿真2.1.4将半加器设置为可调用元件2.2全加器2.2.1新建原理图2.2.2Verilog语言设计全加器三、上板测试3.1全加器3.2拓展：四位全加器四、总结五、参考资料一、半加器和全加器简介1.1半加器1、半加器是指对输入的两个一位

鸡腿堡堡堡堡·2023-07-18 20:04

FPGA学习——PWM实现呼吸流水灯（附源码）

文章目录一、PWM简介1.1PWM定义1.2PWM参数二、Verilog实现PWM呼吸灯三、实现效果四、总结一、PWM简介1.1PWM定义PWM是一种对模拟信号电平进行数字编码的方法。通过高分辨率计数器的使用，方波的占空比被调制用来对一个具体模拟信号的电平进行编码。PWM信号仍然是数字的，因为在给定的任何时刻，满幅值的直流供电要么完全有（ON），要么完全无（OFF）。电压或电流源是以一种通（ON）

鸡腿堡堡堡堡·2023-07-18 20:33

Verilog基础之十七、锁相环PLL

目录一、前言1.1背景1.2PLL结构二、工程设计2.1PLLIP核配置2.2设计代码2.3测试代码2.4仿真结果2.5常见问题一、前言1.1背景若将一个FPGA工程看做一个人体，时钟的重要性丝毫不亚于心脏对于人体的重要性

知识充实人生·2023-07-18 19:31

FPGA 中 IP基础学习

IP是什么？首先，要知道什么是IP。IntellectureProperty，相当于软件领域的API函数库，三方开源项目。要开发一个真正可用的电路设计，不管什么领域，总会使用到一些IP，不太可能从头开始。IP分为硬核和软核，我们今天讲的是软核IP。IP的业界标准IP为了方便使用，业界对于IP约定了封装的关键格式定义。IP-XACT(eXchangeArchiteCTure），这是为了方便大家的IP

tiger119·2023-07-18 18:32

fpga4fun.com/Music box

例子中PlutoFPGA板子有25Mhz的时钟频率，采用16位计数器（可以产生65536个不同的数值），则最高位的频率是25000000/65536=381hz（通过计数器不同位数进行分频，产生不同的频率

小天才dhsb·2023-07-18 18:24

基于SPARTAN6的保密之DNA

摘要相信对于大家FPGA保密这块，都很头疼，特别是我们这种小工作室，更对于保密这块，忧心冲冲，相信谁也不敢想让自己辛辛苦苦调试的项目，在量产之后，被大厂摘桃子，付费买断就算是比较讲究了，有很多直接勾结PCB

Eidolon_li·2023-07-18 18:22

基于FPGA的CAMERALINK编码（芯片）

概述提到CAMERALINK的编码，不得不提的两个方案，其中一为使用专用芯片解码，其二为使用FPGA解码，这两方法博主都是验证过，只能说各有优缺点，具体选择那种还要看，整体方案以及成本控制要求。

Eidolon_li·2023-07-18 18:52

基于FPGA的视频接口之SDI解码

简介SDISDI接口是一种“数字分量串行接口”，对于详细解释，可以在Google下SDI，我就不当网络的搬运工了，划重点的是，SDI常见的分为3种模式，即SD-SDI、HD-SDI和3G-SDI，以及升级版12G-SDI。SD-SDI很少有人用，我怀疑可能是640x512的说法，270Mb/s的数据传输量HD-SDI最常遇到，高清1080P30和720P60的分辨率使用，1.485Gb/s的数据传

Eidolon_li·2023-07-18 18:52

基于FPGA驱动ARINC429总线发送

Eidolon_li的博客-CSDN博客正式文章对于ARINC429的总线发送驱动说明，本文档只描述作者的思想以及仿真结果，不包括完整源码，请只需要源码的同学谨慎进入描述：本项目非使用协议芯片，ARINC429驱动皆由FPGA

Eidolon_li·2023-07-18 18:22

基于FPGA的视频接口之HDMI1.4（以下）编码

简介为什么要特别说明HDMI的版本，是因为HDMI的版本众多，代表的HDMI速度同样不同，当前版本在HDMI2.1速度达到48Gbps，可以传输4K及以上图像，但我们当前还停留在1080P@60部分，且使用的芯片和硬件结构有很大差别，故将HDMI分为两个部分说明1080@60以下分辨率和4K以上分辨率（HDMI2.0）.HDMI硬件连接HDMI的硬件连接，大家估计都知道，电视后面那个，我们用的是H

Eidolon_li·2023-07-18 18:19

Versal ACAP在线升级之Boot Image格式

1、简介XilinxFPGA、SOC器件和自适应计算加速平台（ACAPs）通常由多个硬件和软件二进制文件组成，用于启动这些设备后按照预期设计进行工作。

扣脑壳的FPGAer·2023-07-18 16:18

青翼科技自主研发4路AD子卡FMC137

该ADC与FPGA的主机接口通过16通道的高速串行收发器。该板卡主要面向通信与无线基础设施、雷达、宽频带通信、毫米波通信、自动测

北京青翼科技·2023-07-18 15:32

ic 设计 ECO介绍

作为工程师，你或许看过协议，写过算法，做过验证，跑过仿真，撸过FPGA。但是假如你把所有的bug都kill在了摇篮里，一路顺风顺水就tapeout了，未免有点过

zyf0806·2023-07-18 13:12

【文生图系列】Stable Diffusion Webui安装部署过程中bug汇总（Linux系统）

文章目录bugs虚拟环境pythongfpgan和cythonbugs看网上部署stablediffusionwebui的教程，很简单。

马鹤宁·2023-07-18 13:36

FPGA实现UART协议的接收与发送

一、接收模块uart_rx.vUART协议，空闲时，TX和RX数据线都是通过上拉电阻拉高的状态，这样才能在起始位到来时检测到一个下降的边沿。UART数据格式uart_rx.v模块输入输出示意图RX_start。首先，找到起始位的开始时刻RX_start，这是一个接收字节的最一开始。对RX打拍两次得到RX_1、RX_2。并找出传输每个字节的RX的起始时刻RX_start。（注意！：只有在cnt=0时

999pyln·2023-07-18 12:03

FPGA单端口RAM——IP核

文章目录前言一、RAM简介1、随机存储器IP核分类1、RAMIP核2、ROMIP核2、RAMIP核二、IP核配置步骤三、源码1、ram_rw驱动文件2、ip_1port_ram顶层文件3、仿真文件4、仿真波形四、SignalTapII在线调试五、总结六、参考资料前言环境：1、Quartus18.12、vscode3、板子型号：原子哥开拓者2(EP4CE10F17C8)要求：调用RAMIP核进行单端

混子王江江·2023-07-18 12:33

基于FPGA的视频接口之SDI编码

简介SDI接口是一种“数字分量串行接口”，对于详细解释，可以在Google下SDI，我就不当网络的搬运工了，划重点的是，SDI常见的分为3种模式，即SD-SDI、HD-SDI和3G-SDI，以及升级版12G-SDI。SD-SDI很少有人用，我怀疑可能是640x512的说法，270Mb/s的数据传输量HD-SDI最常遇到，高清1080P30和720P60的分辨率使用，1.485Gb/s的数据传输量3

Eidolon_li·2023-07-18 12:02

RK3588+FPGA视频实时处理与双屏显示、存储解决方案

图像输出视频接口主要包含HDMI、DVI、DP、SDI、模拟RGB、CVBS、Svideo，其中HDMI、在FPGA端:图像输入接口包括SD

深圳信迈科技DSP+ARM+FPGA·2023-07-18 12:02

《不凡名品世界名刀美图欣赏2020年2月14号更新》(二)

美国蜘蛛SPYDERCOC159GFPGayleBradleyAirPinCarbonFiberTitanium纤维柄折刀德克萨斯州刃匠GayleBradley在1988年开始尝试刃具制作，直到2002

不凡名品·2023-07-18 10:22

FPGA 烧录code失败，显示无法识别设备1的ID

目录问题问题分析问题立创商城新做的FPGA核心板，无法烧录.jic文件，显示如下错误：Error(209025):Can'trecognizesiliconIDfordevice1但是烧录.sof程序成功

会飞的珠珠侠·2023-07-18 02:52

quartus II FPGA 引脚电平设置

目录一、未使用的PIN设置1.当所有的未使用的PIN设置为输出接地时：2.当所有的未使用的PIN设置为三态输入：3.设置为若上拉或者三态时二、I/Obank电压一、未使用的PIN设置1.当所有的未使用的PIN设置为输出接地时：主要指：所有的ICPIN，包括已经定义了输入或者输出的PIN，但是没有实际的信号进出（即未使用），测试为0v。反面讲，使用的PIN，是指实际定义并在逻辑里使用这个信号，且有实

会飞的珠珠侠·2023-07-18 02:51

Hantek 5000系列示波器原理图研究

总体方案示波器采用FPGA方案。使用4片AD9288（超频到125M）交错

leida_wt·2023-07-18 02:08

ThunderScope开源示波器

前端很简洁，BUF802+LMH6518，ADC是HMCAD1511，用XilinxA7FPGA进行控制，数据通过PCIE总线传输到上位机处理。目前这个项目已经被挂到了Xilinx官网，强。

leida_wt·2023-07-18 02:36

按键控制流水灯方向——FPGA

文章目录前言一、按键二、系统设计1、模块框图2、RTL视图三、源码四、效果五、总结六、参考资料前言环境：1、Quartus18.02、vscode3、板子型号：EP4CE6F17C8要求：按键1按下，流水灯从右开始向左开始流动，按键2按下，流水灯从左开始向右开始流动，按键3按下LED每隔1s进行亮灭，按键4按下LED常亮。一、按键“自锁”是指开关能通过锁定机构保持某种状态（通或断），“轻触”是说明

混子王江江·2023-07-17 22:41

关于SD webui 部署运行的一些坑

[Bug1]:RuntimeError:Couldn'tinstallgfpgan可以先尝试：pipinstall gfpgan不过是在虚拟环境venv下的E:\stable-diffusion-webui

cxscode·2023-07-17 21:02

RuntimeError: Couldn‘t install gfpgan.

感谢阅读本人出现的情景解决方案installgfpgan本人出现的情景使用stablediffusionwebui时，点击webui.bat报错这个解决方案installgfpgan点我下载使用命令行切换到下载文件的根目录

GodGump·2023-07-17 21:30

借助FPGA硬件对Multi-Scalar Multiplication加速

1.引言参考资料[1]jumpcrypto团队AcceleratingMulti-ScalarMultiplicationinHardware…andSoftware

mutourend·2023-07-17 19:02

Ingonyama团队的ZKP加速

1.PipeMSM（cloud-ZK）：ZKP+FPGAIngonyama团队2022年发表了论文《PipeMSM:HardwareAccelerationforMulti-ScalarMultiplication

mutourend·2023-07-17 19:02

解析使用FPGA逻辑实现FIR滤波器的几种架构

二、运用FPGA实现FRI滤波器的几种结构2.1串行结构

希言自然也·2023-07-17 16:47

[FPGA入门笔记]（二）：LED呼吸灯实验

1、简介今天购买了AXLINXAX7020的开发板，从今天开始每一个例程都要做文档记录，为自己加油。本实验，基于ALINXAX7020开发板，芯片为xc7z020clg400-2。项目介绍：呼吸灯，就是想人们呼吸频率的一种led灯亮灭的一种表现形式。过程是慢慢变亮，然后变亮以后又慢慢变灭的一种过程。很多初学者会认为硬件逻辑语言怎么能控制电流的高低呢，让灯有多亮就调多亮，所以觉得不好实现，其实不用担

请叫我贾小瑞·2023-07-17 16:43

注册Opencores无法点击submit办法解决（终极办法，巨有用）

对于很多fpga初学者而言，需要一个很好的开源网站去学习，其中opencores作为最大的开源网站，里面包括了很多开源资源共初学者学习，为了能够很好的解决opencores没办法注册的问题，现将我的解决办法分享下来

小阿成冲冲冲·2023-07-17 16:11

使用Verilog实现FPGA双列电梯控制系统

设计目的及要求实现2个8层电梯升降控制设计，该设计模拟完成8层楼的载客服务，同时示电梯运行情况和电梯外请求信息，具体要求如下：1)

weixin_34122810·2023-07-17 16:10

基于FPGA的数字时钟的设计课设（HUAT）

目录前言一、数字时钟课设目标二、部分代码1.clock.v代码的编写2.完整代码3.仿真代码总结前言学校黄老师的FPGA的设计课设，最后的课设为数字时钟，实现分时的计数功能，带有整点报时，按键调节的功能

Mɪɴᴅ¹³¹⁴.624·2023-07-17 16:37

FPGA通过数码管实现电子时钟

文章目录前言一、原理1、共阴极数码管or共阳极数码管2、共阴极与共阳极的真值表二、系统设计1、总体框图：2、模块调用3、模块原理图三、源码1、计数模块2、数码管驱动模块3、顶层模块四、运行效果五、总结六、参考资料前言环境：1、Quartus18.12、vscode3、板子型号：EP4CE6F17C8N一、原理视觉暂留原理：人眼在观察景物时，光信号传入大脑神经，需经过一段短暂的时间，光的作用结束后，

混子王江江·2023-07-17 16:07

FPGA编程，verilog实现简易电梯控制系统，某大学数电实验课设

开发环境：Vivado2020.1使用编程语言：Verilog开发板芯片：xc7a35tftg256-1（具体开发板型号未知，不同版本的开发板可能某些元件的引脚电平会不同，可能需要根据自己手上的开发板版本做一些修改）项目基本介绍：1、实现2层楼的简易电梯控制系统。2、电梯有4个按键。1楼外只有向上按键（KEY0）2楼外只有向下按键（KEY1）电梯内还有2个按键分别为：1楼按键(KEY2)2楼按键(

啥都想学啥都学不好·2023-07-17 16:07

项目三电梯控制器设计（FPGA综合应用设计）

(一个很简陋的电梯控制器设计，但是应该可以过关了吧？‍️)项目三电梯控制器设计实验目的实验内容实验方法及原理介绍下面给出完整的代码实现：scan_led_hex_disp模板:debounce_button模板:Elevator模板：引脚分配文件：上板实验效果：实验目的通过实验，巩固有限状态机设计方法，并设计实现一个电梯控制器。实验内容利用BASYS开发板资源设计一个5层楼的电梯控制器系统，并能在

罗娜mei·2023-07-17 16:07

FPGA数字钟设计

一、使用说明与整体思路概述1、使用说明：本设计模拟手机时钟实现四个功能，分别为时间显示、秒表、闹钟、计时器。以BUT1~BUT4分别选择这四个功能，四个功能互不冲突，在时间显示时可以继续进行秒表和计时器的工作。实现的各自功能如下：时间显示：以1HZ频率显示时间，按下BUT5实现设置时间，在设置时间的条件下，按下BUT6实现对哪个位进行修改操作，设置的位闪烁示意正在设置该位，按BUT6可以将位循环左

F l e·2023-07-17 16:36

FPGA电梯控制系统

通信本科，专业综合课程设计题目，基于FPGA的电梯控制系统。硬件平台：FPGA黑金开发平台AX4010。

浅忆Ly·2023-07-17 16:06

推荐频道

【FPGA】