E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
【FPGA】
FPGA
自定义图像处理IP核封装，并插入视频处理系统中(边缘检测)
目录一.OV5640摄像头LCD显示灰度图系统框图二.将自己的图像处理算法封装成对应的IP核一.OV5640摄像头LCD显示灰度图系统框图加入自己的图像处理算法实现，如去噪声，边缘检测，去雾等算法，就可以将自己的算法封装成对应的IP核，然后将上图的rgb2ycbcr的ip核替换掉即可。二.将自己的图像处理算法封装成对应的IP核基于人眼视觉的自适应边缘检测算法先进行灰度变化，再进行中值滤波，再进行四
不贰洛客
·
2023-08-03 03:19
图像处理
人工智能
fpga开发
FPGA
利用查找表实现sin cos函数
1.生成0到360度的sin和cos函数的coe文件2.导入ROM里面3.编写Verilog程序4.进行仿真或者逻辑分析仪1.sin函数clear;clc;Quantify_bit=16;%量化位数theta=0:1:360;%度L=length(theta);%采样点数y=sind(theta);yt=round(y*(2^(Quantify_bit-1)-1));%16bit量化%在.coe文
不贰洛客
·
2023-08-03 03:49
fpga开发
VGA 基础知识
目前4.3寸以上的TFT基本都是VGA接口，这样在完成一个
FPGA
系统设计时，选择一个VGA接口的TFT用来显示便是最简单方便的方案。VGA的内部信
不贰洛客
·
2023-08-03 03:48
ISE
fpga开发
verilog
FPGA
数字图像处理 灰度变换 Vivado传送图片数据 verilog
通常的在matlab软件里进行图像处理：1.通过现有的函数：rgb2gray2.通过rgb2gray的计算公式：约为0.299*R+0.587*G+0.114*Bclear;clc;pic_rgb1=imread('1.jpg');figure;imshow(pic_rgb1);fori=1:142forj=1:300pic_gray1(i,j)=uint8(0.299*pic_rgb1(i,j,
不贰洛客
·
2023-08-03 03:18
fpga开发
图像处理
verilog
2022年下半年系统架构师考试题
分别代表什么（区别是什么）A.软件即服务，平台即服务，基础设施即服务目前Gpu的最高峰值是多少A.100TFlopsB.50TFlopsC.10TFlopsD.1TFlopsAi芯片架构都包括什么A.GPU、
FPGA
大月亮小地球
·
2023-08-03 00:55
软考
架构师
fpga开发
系统架构
软件工程
Vivado进行自定义IP封装
一.简介本篇文章将介绍如何使用Vivado来对上篇文章(
FPGA
驱动SPI屏幕)中的代码进行一个IP封装，Vivado自带的IP核应该都使用过，非常方便。
一只迷茫的小狗
·
2023-08-02 21:37
FPGA
fpga开发
这篇文章让你轻松掌握xilinx 7系列
FPGA
配置技巧
本文旨在通过讲解不同模式的原理图连接方式，进而配置用到引脚的含义(手册上相关引脚含义有四、五页，通过本文理解基本上能够记住所有引脚含义以及使用场景)，熟悉xilinx7系列配置流程，以及设计原理图时需要注意的一些事项，比如flash与
FPGA
电路_fpga
·
2023-08-02 20:41
fpga开发
IC设计中glitch free时钟选择器的设计过程
芯片设计，包括
FPGA
程序设计中，都可能出现时钟选择器。在时钟选择器设计中，非常重要的一点就是避免在时钟切换时产生毛刺。
小苍蝇别闹
·
2023-08-02 20:02
IC设计
IC设计
glitch
free
verilog
FPGA
及其应用
目录1.什么是
FPGA
2.
FPGA
的硬件结构3.
FPGA
与单片机的区别4.
FPGA
的具体应用场景1.什么是
FPGA
FPGA
（Field-ProgrammableGateArray）是一种可编程逻辑器件，
嵌入式小李
·
2023-08-02 17:01
技术人的话题专区
fpga开发
FPGA
与CPU: 不同的电路实现方式
FPGA
与CPU:不同的电路实现方式
FPGA
（FieldProgrammableGateArray）和CPU（CentralProcessingUnit）都是计算机领域中常用的处理器，但它们的内部结构和运行方式存在很大差异
m0_47037246
·
2023-08-02 15:09
fpga开发
matlab
常见数字IC设计、
FPGA
工程师面试题
1：什么是同步逻辑和异步逻辑？同步逻辑是时钟之间有固定的因果关系。异步逻辑是各时钟之间没有固定的因果关系。同步时序逻辑电路的特点：各触发器的时钟端全部连接在一起，并接在系统时钟端，只有当时钟脉冲到来时，电路的状态才能改变。改变后的状态将一直保持到下一个时钟脉冲的到来，此时无论外部输入x有无变化，状态表中的每个状态都是稳定的。异步时序逻辑电路的特点：电路中除可以使用带时钟的触发器外，还可以使用不带时
yc2020021699
·
2023-08-02 14:36
FPGA面试知识
IC
FPGA
FPGA
的硬件注意点
FPGA
不是一个单纯的梳子逻辑芯片，内部也有一些模拟组件，比如Xilinx的DCM数字时钟管理组件、高档点的还有告诉串并转换器serdes，温度监控器等模拟器件，这些模拟器件对电源噪声要求很高，所以需要一个单独的稳定电源进行供电
weixin_41925897
·
2023-08-02 14:05
fpga开发
Xilinx 7系列
FPGA
config设计文档
xilinx
FPGA
由于掉电擦除的特性，需要每次上电加载配置文件，具体的配置路径有三种，通过jtag来进行下载，通过FLASH来下载，以及通过外部的处理器来下载（suchasamicroprocessor
DAI_Pengfei
·
2023-08-02 14:34
硬件设计
阅读笔记
Xilinx
FPGA
config
UG470
【转】常见数字IC设计、
FPGA
工程师面试题
1：什么是同步逻辑和异步逻辑？同步逻辑是时钟之间有固定的因果关系。异步逻辑是各时钟之间没有固定的因果关系。同步时序逻辑电路的特点：各触发器的时钟端全部连接在一起，并接在系统时钟端，只有当时钟脉冲到来时，电路的状态才能改变。改变后的状态将一直保持到下一个时钟脉冲的到来，此时无论外部输入x有无变化，状态表中的每个状态都是稳定的。异步时序逻辑电路的特点：电路中除可以使用带时钟的触发器外，还可以使用不带时
u010368758
·
2023-08-02 14:04
IC设计
FPGA
笔试
Xilinx 7series XADC使用
在Xilinx系列的
FPGA
中，Artix-7，Kintex-7，Virtex-7，包括ZYNQ7000，都包含一个内置的XADC，我们可以通过这个内置的XADC，来进行一些精度不高的电压采集。
伯纳乌的至尊玉
·
2023-08-02 14:02
笔记
fpga开发
FPGA
电源简介
作者：德州仪器(TI)：SamiSirhan，赛灵思：TamaraSchmitz为现场可编程门阵列(
FPGA
)设计电源系统可不是件容易的工作。
neufeifatonju
·
2023-08-02 14:31
FPGA
FPGA
电源
TI
《
FPGA
快速系统原型设计权威指南》读书小结
目录前言概念一：
FPGA
工程师需要的技能概念二：
FPGA
架构相关基础内容概念三：
FPGA
工程的稳定性概念四：
FPGA
设计实现概念五：设计约束与优化前言本部是个人阅读的一些粗略总结，更多详细内容请阅读原著
工作使我快乐
·
2023-08-02 14:31
FPGA基础进阶
Xilinx
FPGA
时钟及I/O接口规划（一）
引言：从本文开始，我们介绍Xilinx
FPGA
时钟及I/O接口规划设计。
FPGA技术实战
·
2023-08-02 14:01
Xinx
FPGA硬件设计
FPGA
FPGA设计方法学
硬件设计
FPGA
的IO配置注意事项（未完待续）
一、管脚分类1.管脚分类1：专用管脚（20%-30%），用户自定义管脚（70%-80%）；共两种；2.管脚分类2：时钟，配置，普通IO,电源；共四种类型；3.管脚分类3：以黑金AX301，EP4CE17C8为例：正△为电源管脚，倒△为GND;△中为O则是IO电源管脚，△中为I则是内核电源；圆形标记的管脚为普通IO管脚，可以任意使用；正方形且内部有时钟信号的，为全局时钟管脚；五边形管脚为配置管脚二、
不可少的事只有一件
·
2023-08-02 14:01
硬件分享
经验分享
fpga
硬件
常见数字IC设计，
FPGA
面试问题总结
原文：http://blog.sina.com.cn/s/blog_4dea7cad01017aiz.html1：什么是同步逻辑和异步逻辑？同步逻辑是时钟之间有固定的因果关系。异步逻辑是各时钟之间没有固定的因果关系。同步时序逻辑电路的特点：各触发器的时钟端全部连接在一起，并接在系统时钟端，只有当时钟脉冲到来时，电路的状态才能改变。改变后的状态将一直保持到下一个时钟脉冲的到来，此时无论外部输入x有无
maxwell2ic
·
2023-08-02 14:31
集成电路
FPGA
数字IC
面试集锦
FPGA
Vivado XDC 约束文件编写方式语法笔记
参考手册:UG625：https://china.xilinx.com/support/documentation/sw_manuals/xilinx14_7/cgd.pdfUG903：https://www.xilinx.com/support/documentation/sw_manuals/xilinx2017_4/ug903-vivado-using-constraints.pdf作为FP
时空默契
·
2023-08-02 13:28
verilog
fpga
Xilinx
FPGA
电源设计与注意事项
1引言随着半导体和芯片技术的飞速发展，现在的
FPGA
集成了越来越多的可配置逻辑资源、各种各样的外部总线接口以及丰富的内部RAM资源，使其在国防、医疗、消费电子等领域得到了越来越广泛的应用。
MDYFPGA
·
2023-08-02 13:27
K7核心板
FPGA
K7325T
fpga开发
quartus工具篇——fifo ip核
quartus工具篇——fifoip核1、简介
FPGA
中的FIFO（First-In,First-Out）是一种常见的数据缓冲器，用于在不同的时钟域之间进行数据传输。
辣子鸡味的橘子
·
2023-08-02 09:24
fpga开发
通俗易懂讲解CPU、GPU、
FPGA
的特点
1.CPUvsGPU 大家可以简单的将CPU理解为学识渊博的教授，什么都精通；而GPU则是一堆小学生，只会简单的算数运算。可即使教授再神通广大，也不能一秒钟内计算出500次加减法。因此，对简单重复的计算来说，单单一个教授敌不过数量众多的小学生。在进行简单的算数运算这件事上，500个小学生（并发）可以轻而易举打败教授。 可以看到，CPU和GPU的最大不同在于架构。CPU适用于广泛的应用场景（学识
降世神童
·
2023-08-02 07:33
运维
经验分享
FPGA
项目实现：秒表设计
文章目录项目要求项目设计项目要求设计一个时钟秒表，共六个数码管，前两位显示分钟，中间两位显示时间秒，后两位显示毫秒的高两位，可以通过按键来开始、暂停以及重新开始秒表的计数。项目设计为完成此项目共设计四个模块，按键消抖模块、时钟计时器模块、数码管显示模块以及顶层文件模块，详细代码设计如下：按键消抖模块：/**@Description:按键销抖模块(延迟方法销抖)*@Author:FuYu*@Date
Fu-yu
·
2023-08-02 06:58
fpga开发
FPGA
双口RAM与M9K的初步认识
近期调试
FPGA
，学习了很多新的知识与值得注意的点，记录之。
SmartFish
·
2023-08-02 05:01
MIPI D-PHY介绍：
FPGA
应用详解
MIPID-PHY介绍：
FPGA
应用详解随着科技的发展，高速数据传输技术在无线通信、嵌入式系统、汽车电子等领域得到了广泛应用。
uote_e
·
2023-08-02 01:17
Matlab
fpga开发
matlab
MIPI CSI-2协议
FPGA
应用详解
一,前言本文主要阐述mipiphylayer到csi2lanemanagenmentlayer到lowlevelprotocollayer的数据接收过程,更高层的bytetopixel以及医用层可按照csi2协议解包.本文主要参考文献:1.mipiDPHYspecificationversion1.22.mipiCSI-2specificationversion2.1二,正文1.mipicsi-2
shimmy_lee
·
2023-08-02 01:47
接口协议
MIPI D-PHY详解：
FPGA
应用指南
MIPID-PHY详解：
FPGA
应用指南随着物联网时代的到来，越来越多的传感器和摄像头需要被集成到设备中。
python&matlab
·
2023-08-02 01:45
fpga开发
matlab
Zynq 多个UDP客户端组网启动问题（Auto negotiation error）PS：附UDP客户端初始化代码
最近正在进行一个Zynq项目，根据设计需求，需要将上位机作为UDP服务器，而
FPGA
则充当UDP客户端。同时，服务器需要能够接收和控制多个UDP客户端。
王小波门下走狗
·
2023-08-01 21:51
FPGA
debug
udp
fpga开发
网络协议
LabVIEW
FPGA
开发实时滑动摩擦系统
LabVIEW
FPGA
开发实时滑动摩擦系统由于非线性摩擦效应的建模和补偿的固有困难，摩擦系统的运动控制已被广泛研究。
LabVIEW开发
·
2023-08-01 20:28
LabVIEW开发案例
fpga开发
LabVIEW
LabVIEW开发
LabVIEW编程
初始
FPGA
FPGA
：现场可编程逻辑阵列
FPGA
内部结构：（1）查找表（Look-uptable,LUT）:用于执行最基本的逻辑操作（2）触发器（Flip-Flop,FF）:用于储存LUT操作结果的寄存器单元（3）
m0_46521579
·
2023-08-01 20:47
ZYNQ
fpga开发
小梅哥
FPGA
时序分析和约束实例演练课程
小梅哥
FPGA
时序分析
FPGA
时序约束视频课程
FPGA
开发板应用P1
FPGA
基本原理基本结构三要素可类比电路板的器件、连线、对外端子可编程逻辑功能块触发器用于实现时序逻辑，进位链用于可编程逻辑块间通讯，
gzc0319
·
2023-08-01 17:25
verilog
FPGA
fpga开发
时序分析
EP4CE6E22C8N Error: Can‘t recognize silicon ID for device 1
经过各种排查，发现是AS配置不对，仅供参考工程参考某处的工程画板配置的
FPGA
板子，用于学习入门
FPGA
。烧录sof文件是正常的，并能正常运行。
rory_wind
·
2023-08-01 17:51
fpga开发
基于
FPGA
的超声波测距——UART串口输出
文章目录前言一、超声波模块介绍1、产品特点2、超声波模块的时序图二、系统设计1、系统模块框图2、RTL视图三、源码1、div_clk_us(1us的分频)2、产生驱动超声波的信号3、串口发送模块4、HC_SR04_uart(顶层文件)四、效果五、总结六、参考资料前言环境：1、Quartus18.02、vscode3、板子型号：EP4CE10F17C84、超声波模块：HC_SR04要求：使用EP4C
混子王江江
·
2023-08-01 15:02
FPGA
fpga开发
Stable Diffusion - 真人照片的高清修复 (StableSR + G
FPGA
N) 最佳实践
欢迎关注我的CSDN：https://spike.blog.csdn.net/本文地址：https://spike.blog.csdn.net/article/details/132032216G
FPGA
N
SpikeKing
·
2023-08-01 14:28
Stable
Diffusion
stable
diffusion
StableSR
GFPGAN
GFP-GAN学习笔记
论文提出了，以在一次向前传递中实现真实和保真的良好平衡的网络结构，具体地说，G
FPGA
N包括降解去除模块和作为面部先验的预训练的面
舒溶
·
2023-08-01 09:58
生成对抗网络
学习
深度学习
fpga
秋招笔试刷题---华为某年
FPGA
/IC笔试
下面的答案仅仅是参考:有任何错误，欢迎私信，留言。1:D阻塞赋值“=”（组合逻辑电路），非阻塞赋值“<=”（时序逻辑电路）2.正确时序逻辑电路的定义:3.错误吧，阻塞赋值在always也可以用4.选25选C有些时候，设计中可以使用Latch。异步复位不插入组合逻辑，是防止产生更多的毛刺信号6.选C7选C8.A:cnt9正确：没看懂10选Bmoore的输出只和当前状态有关。mealy的输出和当前状态
星空之火
·
2023-08-01 07:57
FPGA秋招
华为FPGA笔试题目
Xilinx UltraScale+ 应用板卡 XCVU13P 及VUP芯片渠道
XilinxUltraScale+XCVU13P原型验证平台转自:微信公众号
FPGA
渠道及方案一站式服务商我们是一家
FPGA
渠道商+方案商,致力于打造高互信度的
FPGA
交易链,为客户提供全面服务,在芯片供应上
逍遥生....
·
2023-08-01 02:48
一文搞懂
FPGA
的Verilog分频
0.引言分频器是指输出信号频率为输入信号频率整数分支一的电子电路，在许多的电子设备中需要各种不同的信号协同工作，例如电子钟，频率合成器，常用的方法是以稳定度高的晶体振荡器为主振源，通过变换得到多需要的各种频率成分，分频器是一种主要的变换手段。早期的分频器多为正弦分频器，随着数字集成电路的发展，脉冲分频器渐渐取代了正弦分频器。下面以VerilogHDL为基础介绍占空比为50%的分频器。1.偶分频偶分
Tyro111
·
2023-08-01 01:19
verilog学习
verilog
嵌入式
fpga
一文搞懂Verilog if-else、if-if、case、？：语句优先级和latch生成情况
实验：一文搞懂
FPGA
中Verilogif-else、if-if、case、？：语句优先级和latch生成情况
JeremyDev97
·
2023-08-01 01:47
Verilog
verilog
fpga
硬件
如何用C++来部署深度学习模型libtorch
知乎回答在服务器上部署，可以采用TensorRT加速；在CPU或
FPGA
上部署可以采用OpenVINO加速；或者也可以采用框架对应的C++库，比如pytorch提供的libtorch库；针对这些方案的部署方式可以参考我的文章
AIchiNiurou
·
2023-07-31 16:35
技术积累
#
模型优化轻量化
c++
pytorch
深度学习
FPGA
学习——查找表（LUT）
查找表又名LUT，英文全称LookUpTable。查找表有多个输入端口，但只有一个输出端口。查找表功能上类似于存储体，可以把输入看作地址线，地址对应的“表项”看作输出。按照输入端口个数的不同，查找表又可具体细分为LUT2、LUT3....等等，随着输入的增加，表项页必须以2的指数次幂增加。其中，输入端口的数量和表项的数量是存在严格的制约关系的，如输入端口的数量为N，那么表项的数量必须等于。以两端口
Patarw_Li
·
2023-07-31 15:48
FPGA学习
fpga开发
学习
FPGA
学习——触发器（FF）
目录1.基本RS触发器2.同步RS触发器3.同步D触发器4.同步JK触发器5.同步T触发器6.主从RS触发器7.主从JK触发器8.主从D触发器锁存器与寄存器触发器，英文名称flip-flop，简称FF，是具有记忆一位二进制代码的记忆单元，因此它的输出具有两个稳定状态——状态0和状态1。触发器有很多类型，如RS触发器、D触发器、JK触发器、T触发器等。1.基本RS触发器基本RS触发器是触发器中最基础
Patarw_Li
·
2023-07-31 15:16
FPGA学习
fpga开发
学习
基于ARM+
FPGA
（STM32+ Cyclone 4)的滚动轴承状态监测系统
状态监测系统能够在故障早期及时发现机械设备的异常状态，避免故障的进一步恶化造成不必要的损失，滚动轴承是机械设备的易损部件，本文对以滚动轴承为研究对象的状态监测系统展开研究。现有的监测技术多采用定时上传监测数据，在滚动轴承整个寿命周期内上传的大部分数据为正常运行数据，造成资源的浪费。本文针对滚动轴承生命周期进行分析，根据滚动轴承退化阶段在整个寿命周期占比低的特点，提出了一种滚动轴承状态监测系统。该系
深圳信迈科技DSP+ARM+FPGA
·
2023-07-31 11:15
STM32+FPGA
fpga开发
基于ARM+
FPGA
的驱控一体机器人控制器设计
目前市场上工业机器人，数控机床等多轴运动控制系统普遍采用运动控制器加伺服驱动器的分布式控制方式。在这种控制方式中，控制器一方面完成人机交互，另一方面进行NC代码的解释执行，插补运算，继而将计算出来的位置指令通过轴组模块下发给各个伺服驱动器。下发过程通常是由现场总线完成，总线周期为4ms或者更小。伺服驱动器接收位置指令，位置细分后通过三环控制最终驱动电机。在这个过程，通常是一个伺服驱动器驱动一个电机
深圳信迈科技DSP+ARM+FPGA
·
2023-07-31 11:45
机器人控制器
arm开发
fpga开发
机器人
fpga
开发--蜂鸣器发出连续不同的音调
描述使用
fpga
蜂鸣器连续发出do，re，mi，fa，so，la，xi七个不同的音调，每个音调的持续时间为0.5s。
小天才dhsb
·
2023-07-31 00:44
fpga开发
FPGA
学习——按键消抖的多种实现方法
文章目录一、按键消抖简介1.1、为什么要按键消抖二、C4开发板原理图三、按键消抖源码3.1、方案一（每当检测到下降沿便开始重新计数）3.2、方案二（检测到第一次下降沿后便开始计数）四、仿真代码及仿真波形图五、拓展：5.1、按键消抖版按键控制LED状态（参数模块化版）5.2、状态机实现按键消抖（参数模块化版）一、按键消抖简介1.1、为什么要按键消抖生活中常用的按键为机械按键，而机械按键在按下后就会产
鸡腿堡堡堡堡
·
2023-07-31 00:29
fpga开发
学习
FPGA
学习——
FPGA
利用状态机实现电子锁模拟
文章目录一、本次实验简介二、源码及分析三、总结一、本次实验简介本次是实验是为了利用状态机模拟电子锁，相关要求如下：顺序输入4位密码，密码为1234，用按键来键入密码用led灯指示键入第几位密码，（博主IDLE状态亮1个LED，输入第一位密码后亮2个，以此类推），若密码输入正确，让4个led闪烁（每间隔0.3s）用3个按键，按下key1，对应位的数值加1按下key2，对应位的数值减1按下按键key3
鸡腿堡堡堡堡
·
2023-07-31 00:29
fpga开发
学习
基于亚博K210的人脸识别
前言博主是通信方向，主要学习的是
FPGA
，但因和同学参加某个嵌入式比赛，题目是智能门禁系统，需要进行人脸识别，故博主快速学习了K210和Python，最终实现人脸识别。
氧离子di
·
2023-07-30 23:25
python
单片机
嵌入式硬件
图像处理
上一页
57
58
59
60
61
62
63
64
下一页
按字母分类：
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他