【FPGA】

【FPGA IP系列】FIFO深度计算详解

FIFO(FirstInFirstOut)是一种先进先出的存储结构，经常被用来在FPGA设计中进行数据缓存或者匹配传输速率。
FPGA狂飙·2023-07-30 02:59

报错解决：Unable to find a `./myhdl.vpi‘ module on the search path.以及 %1 is not a valid Win32 application

问题产生在学习Verilog进行FFT的时候，从GitHub上找到了一个相关代码fft-dit-fpga。
A91A981E·2023-07-29 23:54

【FPGA IP系列】FIFO的通俗理解

FPGA厂商提供了丰富的IP核，基础性IP核都是可以直接免费调用的，比如FIFO、RAM等等。本文主要介绍FIFO的一些基础知识，帮助大家能够理解FIFO的基础概念。
FPGA狂飙·2023-07-29 22:44

【Quartus FPGA】EMIF DDR3 读写带宽测试

本文主要介绍了QuartusFPGA平台EMIF参数配置，以及测试DDR3读写带宽的过程，FPGA器件型号是Cyclone10GX10CX220YF780E6G，DDR3颗粒型号是WinbondW631GG6KB
洋洋Young·2023-07-29 20:22

fpga 提高 鲁棒性方法

FPGA之道（69）提高设计的综合性能（一）提高设计的鲁棒性_51CTO博客_fpga数字钟设计报告入参保护超时保护ram代替fiforst/idle复位动态重配置多模冗余
gaoxcv·2023-07-29 19:23

DDR3 终端参考电阻 rzq

https://blog.csdn.net/chenzhen1080/article/details/82951214问题1ddr3侧的参考电阻和FPGA侧的参考电阻是不是同一个功能，同一个阻值？
gaoxcv·2023-07-29 19:53

FPGA 上 DDR3 管脚如何分配

不论是哪一款DDR，DQ在组内都是可以互换的，因为数据的具体内容只要读入和读出一致即可1确定占用的bank在pin_planer界面，首先右键打开show_banks，确定好DDR3要占用的banks，使用1.5v供电，记住bank位置每组DDR3只能使用同一个column，即bank号里的数字必须相同所有pin尽量在1个bank上，以减少爬坡时间提高频率，但是每个bank只能支持1组lanes+
gaoxcv·2023-07-29 19:53

CRC ,8b/10b,64b/66b,扰码，时钟恢复CDR

crc参考：基于FPGA的CRC校验码生成器_fpgacrc8bit校验_limanjihe的博客-CSDN博客FPGA产生基于LFSR的伪随机数-BitArt-博客园总结：有效数据的位宽是代码中的i，
gaoxcv·2023-07-29 19:52

ad+硬件每日学习十个知识点（11）23.7.22

2.怎么使用quartus2下载程序到fpga芯片？3.为什么sof文件烧录后，fpga断电重启，程序会丢失？4.怎么使用quartus2把sof文件转换成jic文件？
阿格在努力·2023-07-29 14:45

阿里云服务器CPU处理器大全

目录阿里云服务器CPU处理器大全通用型云服务器CPU计算型云服务器CPU内存型云服务器CPU大数据型云服务器CPU本地SSD型云服务器CPU高主频型云服务器CPUARM服务器CPUGPU云服务器CPUFPGA
腮帮子疼·2023-07-29 13:23

OSI七层模型与TCP/IP五层模型

博主是搞是个FPGA的，一直没有真正的研究过以太网相关的技术，现在终于能静下心学习一下，希望自己能更深入的掌握这项最基本的通信接口技术。下面就开始搞了。
公子小白123·2023-07-29 13:06

【2022秋招】IC设计/FPGA开发秋招经历总结(2)——公司专题

接上篇~【2022秋招】IC设计/FPGA开发秋招经历总结_Richie_L的博客-CSDN博客笔者的意向岗位是数字IC/FPGA，项目经历有FPGA相关，涉及信号处理以及单片机等。
Richie_L·2023-07-29 10:23

21届数字IC秋招经验分享

前言：先介绍下自己，本科华南理工，硕士调剂去了一所双非院校，物理转到CS专业，研二被迫做了一年FPGA项目，本身优势不大，所以面试上下的功夫相对也多一点。
IC修真院·2023-07-29 10:23

CPU、GPU、FPGA、ASIC等AI芯片特性及对比

1、前言目前，智能驾驶领域在处理深度学习AI算法方面，主要采用GPU、FPGA等适合并行计算的通用芯片来实现加速。
maopig·2023-07-29 04:51

【算力革命】算力架构

AI芯片可按架构分为CPU、GPU、FPGA、ASIC，各架构的优缺点可参考以下文章：CPU、GPU、FPGA、ASIC等AI芯片特性及对比_cpugpufpga_maopig的博客-CSDN博客最近，
人工智·2023-07-29 04:20

ad+硬件每日学习十个知识点（9）23.7.20

文章目录1.正点原子fpga开拓者无gui检查项目2.排针连接器A2541WR-XP-2P3.肖特基二极管反接在LDO的输出端，是什么用？4.在AD中如何实现批量元器件的移动？
阿格在努力·2023-07-28 15:04

Win10 安装 altera usb blaster for FPGA

support/programmable/support-resources/download/dri-usb-blaster-vista.htmlWin7DriverInstallationforIntelFPGAUSB-BlasterPlugtheUSB-BlasterdownloadcableintoyourPC
Eloudy·2023-07-28 15:33

SOC FPGA之HPS模型设计(二)

根据SOCFPGA之HPS模型设计(一)，Quartus工程经过全编译后会产生Handoff文件夹、SOPCINFO文件、SVD文件二、生成Preloader镜像文件通过信息交换文件Handoff文件生成
STATEABC·2023-07-28 15:02

STM32＋FPGA的导常振动信号采集存储系统

摘要：针对工厂重要设备运输途中可能损坏的情况，本文设计了一套采用ＳＴＭ３２Ｆ１０３＋ＦＰＧＡ框架的无线传输的振动信号采集存储系统，可以用于重要设备运输过程中异常振动的实时监测。首先将系统刚性连接在被运输设备上，通过三轴振动传感器获得振动数据，ＦＰＧＡ对数据进行采集、存储，ＳＴＭ３２通过无线模块将数据发送至相应的上位机中、进行相应的振动参数判断，以确定设备的运输状态。振动台实验与实际碰撞实验结果证明
深圳信迈科技DSP+ARM+FPGA·2023-07-28 15:02

基于 STM32+FPGA 的通用工业控制器设计(一）系统方案设计

本章首先介绍了现有PLC系统的概况，然后提出了本文设计的通用工业控制器的整体方案架构，分析了硬件和软件上需要实现的功能，最后对各部分功能进行分析并提出具体的实现方案。2.1PLC系统简介可编程逻辑控制器（ProgrammableLogicController，PLC）是以微处理器为基础，综合了计算机技术、自动控制技术和通讯技术而发展起来的一种新型、通用的自动控制装置[14]。它采用一类可编程的存储
深圳信迈科技DSP+ARM+FPGA·2023-07-28 11:51

基于双 STM32+FPGA 的桌面数控车床控制系统设计

桌面数控设备对小尺寸零件加工在成本、功耗和占地面积等方面有着巨大优势。桌面数控设备大致有3种实现方案:第一种为微型机床搭配传统数控系统，但是桌面数控设备对成本敏感;第二种为基于PC的数控系统软件及其相应接口卡控制微型机床［1］，由于软件设置复杂，很难针对不同需求进行修改，结果表现为精度差、稳定性不高;第三种方案为在一定硬件平台下，自行完成数控系统设计。方案三中，根据硬件平台的不同，可分为基于PC［
深圳信迈科技DSP+ARM+FPGA·2023-07-28 08:56

Microsemi Libero使用技巧6——FPGA全局网络的设置

文章目录前言问题描述问题分析FPGA全局布线资源简介MicrosemiFPGA的全局布线资源全局网络改为普通输入普通输入上全局网络总结推荐阅读交流群系列教程：MicrosemiLibero系列教程前言刚开始做
whik1194·2023-07-28 08:00

XILINX 7系列FPGA Dedicated Configuration Bank功能详解

  《XilinxFPGA开发指南》目录1，概述2，功能详解2.1，DXP_0与DXN_02.2，VCCBATT_02.3，INIT_B_02.4，M0_0，M1_0，M2_02.5，TDI,TDO,TMS
月小妖·2023-07-28 05:22

【FPGA编程：伪双口RAM（二）】——基于Verilog的伪双口RAM实现

【FPGA编程：伪双口RAM（二）】——基于Verilog的伪双口RAM实现在FPGA编程中，伪双口RAM是一种常见的存储器类型。在之前的文章中，我们已经介绍了伪双口RAM的概念和基本实现原理。
code_welike·2023-07-28 02:36

FPGA XDMA 中断模式实现 PCIE3.0 视频采集 OV5640摄像头 提供2套工程源码和QT上位机源码

目录1、前言2、我已有的PCIE方案3、PCIE理论4、总体设计思路和方案视频采集和缓存XDMA简介XDMA中断模式QT上位机及其源码5、vivado工程1-->单路视频采集6、vivado工程2-->双路视频采集7、上板调试验证8、福利：工程代码的获取1、前言PCIE（PCIExpress）采用了目前业内流行的点对点串行连接，比起PCI以及更早期的计算机总线的共享并行架构，每个设备都有自己的专用
9527华安·2023-07-28 01:41

FPGA XDMA 中断模式实现 PCIE3.0 HDMI视频采集卡 提供2套工程源码和QT上位机源码

目录1、前言2、我已有的PCIE方案3、PCIE理论4、总体设计思路和方案视频采集和缓存XDMA简介XDMA中断模式QT上位机及其源码5、vivado工程详解6、上板调试验证7、福利：工程代码的获取1、前言PCIE（PCIExpress）采用了目前业内流行的点对点串行连接，比起PCI以及更早期的计算机总线的共享并行架构，每个设备都有自己的专用连接，不需要向整个总线请求带宽，而且可以把数据传输率提高
9527华安·2023-07-28 01:41

FPGA XDMA 中断模式实现 PCIE3.0 QT上位机视频传输 提供工程源码和QT上位机源码

目录1、前言2、我已有的PCIE方案3、PCIE理论4、总体设计思路和方案图像产生、发送、缓存XDMA简介XDMA中断模式图像读取、输出、显示QT上位机及其源码5、vivado工程详解6、上板调试验证7、福利：工程代码的获取1、前言PCIE（PCIExpress）采用了目前业内流行的点对点串行连接，比起PCI以及更早期的计算机总线的共享并行架构，每个设备都有自己的专用连接，不需要向整个总线请求带宽
9527华安·2023-07-28 01:41

FPGA XDMA 中断模式实现 PCIE3.0 测速试验 提供工程源码和QT上位机源码

目录1、前言2、我已有的PCIE方案3、PCIE理论4、总体设计思路和方案XDMA简介XDMA中断模式QT上位机及其源码5、vivado工程详解6、上板调试验证7、福利：工程代码的获取1、前言PCIE（PCIExpress）采用了目前业内流行的点对点串行连接，比起PCI以及更早期的计算机总线的共享并行架构，每个设备都有自己的专用连接，不需要向整个总线请求带宽，而且可以把数据传输率提高到一个很高的频
9527华安·2023-07-28 01:40

FPGA XDMA 中断模式实现 PCIE X8 HDMI视频采集 提供工程源码和QT上位机源码

目录1、前言2、我已有的PCIE方案3、PCIE理论4、总体设计思路和方案视频采集和缓存XDMA简介XDMA中断模式QT上位机及其源码5、vivado工程详解6、上板调试验证7、福利：工程代码的获取1、前言PCIE（PCIExpress）采用了目前业内流行的点对点串行连接，比起PCI以及更早期的计算机总线的共享并行架构，每个设备都有自己的专用连接，不需要向整个总线请求带宽，而且可以把数据传输率提高
9527华安·2023-07-28 01:10

FPGA XDMA 中断模式实现 PCIE X8 上位机视频传输 提供工程源码和QT上位机源码

目录1、前言2、我已有的PCIE方案3、PCIE理论4、总体设计思路和方案图像产生、发送、缓存XDMA简介XDMA中断模式图像读取、输出、显示QT上位机及其源码5、vivado工程详解6、上板调试验证7、福利：工程代码的获取1、前言PCIE（PCIExpress）采用了目前业内流行的点对点串行连接，比起PCI以及更早期的计算机总线的共享并行架构，每个设备都有自己的专用连接，不需要向整个总线请求带宽
9527华安·2023-07-28 01:10

FPGA XDMA 中断模式实现 PCIE X8 上位机图片传输 提供工程源码和QT上位机源码

目录1、前言2、我已有的PCIE方案3、PCIE理论4、总体设计思路和方案图像产生、发送、缓存XDMA简介XDMA中断模式图像读取、输出、显示QT上位机及其源码5、vivado工程详解6、上板调试验证7、福利：工程代码的获取1、前言PCIE（PCIExpress）采用了目前业内流行的点对点串行连接，比起PCI以及更早期的计算机总线的共享并行架构，每个设备都有自己的专用连接，不需要向整个总线请求带宽
9527华安·2023-07-28 01:40

FPGA基于XDMA实现PCIE X8采集AD9226数据 提供工程源码和QT上位机程序和技术支持

目录1、前言2、我已有的PCIE方案3、PCIE理论4、总体设计思路和方案5、vivado工程详解6、驱动安装7、QT上位机软件8、上板调试验证9、福利：工程代码的获取1、前言PCIE（PCIExpress）采用了目前业内流行的点对点串行连接，比起PCI以及更早期的计算机总线的共享并行架构，每个设备都有自己的专用连接，不需要向整个总线请求带宽，而且可以把数据传输率提高到一个很高的频率，达到PCI所
9527华安·2023-07-28 01:39

FPGA XDMA 中断模式实现 PCIE X8 OV5640摄像头视频采集 提供工程源码和QT上位机源码

目录1、前言2、我已有的PCIE方案3、PCIE理论4、总体设计思路和方案视频采集和缓存XDMA简介XDMA中断模式QT上位机及其源码5、vivado工程详解6、上板调试验证7、福利：工程代码的获取1、前言PCIE（PCIExpress）采用了目前业内流行的点对点串行连接，比起PCI以及更早期的计算机总线的共享并行架构，每个设备都有自己的专用连接，不需要向整个总线请求带宽，而且可以把数据传输率提高
9527华安·2023-07-28 01:39

FPGA XDMA 中断模式实现 PCIE3.0 AD7606采集 提供2套工程源码和QT上位机源码

目录1、前言2、我已有的PCIE方案3、PCIE理论4、总体设计思路和方案AD7606数据采集和缓存XDMA简介XDMA中断模式QT上位机及其源码5、vivado工程1--BRAM缓存6、vivado工程2--DDR4缓存7、上板调试验证8、福利：工程代码的获取1、前言PCIE（PCIExpress）采用了目前业内流行的点对点串行连接，比起PCI以及更早期的计算机总线的共享并行架构，每个设备都有自
9527华安·2023-07-28 01:35

状态机实现N位按键消抖

状态机实现N位按键消抖1、原理利用状态机实现按键的消抖，具体的原理可参考(50条消息)基于FPGA的按键消抖_fpga按键消抖_辣子鸡味的橘子的博客-CSDN博客状态机简介：状态机分类可以主要分为两类：
辣子鸡味的橘子·2023-07-27 18:22

紫光FPGA试用--软件篇

四如何下载code进入FPGA?
会飞的珠珠侠·2023-07-27 18:54

【2022秋招】IC设计/FPGA开发秋招经历总结

本人意向岗位是IC设计/FPGA开发，985硕，工作地点无特殊意向，期望薪资30w，最终的结果远超乎本人的预期。一、前期准备1.简历最开始准备的，也是准备的最充分的，就是简历了。2月末开学后就开
Richie_L·2023-07-27 16:19

一个信号过冲问题引发的思考

主芯片CPU与FPGA都可以作为总线Master去驱动作为Slaver的PHY芯片，链路中采用Switch去选通CPU或者FPGA。
沱江一苇·2023-07-27 15:50

2023年FPGA好就业吗？

FPGA岗位有哪些？
IC观察者·2023-07-27 14:43

fpga--流水灯

fpga流水灯的设计思路：外部时钟频率50mhz，若要实现每隔0.5s闪烁一次，则使用内部计数器计数到24999999拉高一个周期电平，当电平被拉高的时候，进行LED灯电平的设置，每次检测到高电平，就进行一位
小天才dhsb·2023-07-27 14:13

深亚微米FPGA结构与CAD设计

深亚微米FPGA结构与CAD设计引言第一章引言简单阐述了本书所提到的和解决的问题。主要包括开发CAD工具，建立准确的速度和面积的模型，FPGA硬件结构。FPGA概述优点：开发周期短，一次性费用低。
小天才dhsb·2023-07-27 14:43

深亚微米FPGA结构与CAD设计

背景知识与之前的研究工作FPGA结构由逻辑单元块，输入输出单元，可编程布线资源构成。可编程技术大部分由SRAM单元来配置所需要的逻辑单元块和可编程布线资源。
小天才dhsb·2023-07-27 14:43

fpga开发——蜂鸣器

蜂鸣器的原理有源蜂鸣器和无源蜂鸣器无源蜂鸣器利用电磁感应现象，为音圈接入交变电流后形成的电磁铁与永磁铁相吸或相斥而推动振膜发声，接入直流电只能持续推动振膜而无法产生声音，只能在接通或断开时产生声音。无源蜂鸣器的工作原理与扬声器相同。在使用方波信号源驱动的应反向并联一个二极管，防止突然断电时产生的高压反向电动势击穿其他元件以及使用寿命缩短。有源蜂鸣器插上电就能用，内部有固定频率，无法更改。在我的开发
小天才dhsb·2023-07-27 14:11

基于FPGA的视频图像直方图均衡 图像处理 图像增强 VGA对比度增强CLAHE

基于FPGA的视频图像直方图均衡图像处理图像增强VGA对比度增强CLAHE本设计是基于FPGA的视频图像直方图均衡，实现的效果是可以实时地将摄像头采集的图像进行直方图均衡，具体过程是FPGA控制摄像头采集环境图像
「已注销」·2023-07-27 12:41

信迈TI OMAP-L138（定点/浮点DSP C674x+ARM9） + Xilinx Spartan-6 FPGA开发板规格书

1评估板简介基于TIOMAP-L138（定点/浮点DSPC674x+ARM9）+XilinxSpartan-6FPGA处理器；OMAP-L138FPGA通过uPP、EMIFA、I2C总线连接，通信速度可高达
深圳信迈科技DSP+ARM+FPGA·2023-07-27 09:23

FPGA设计时序分析二、建立/恢复时间

目录一、背景知识1.1理想时序模型1.2实际时序模型1.2.1时钟不确定性1.2.2触发器特性二、时序分析2.1时序模型图2.2时序定性分析一、背景知识之前的章节提到，时钟对于FPGA的重要性不亚于心脏对于人的重要性
知识充实人生·2023-07-27 02:42

【FPGAD5】

2023年7月23日小梅哥DDS数字合成器视频22notecodetbsim小梅哥DDS数字合成器视频22noteFo=Fclk*B/2^N（B：频率控制字Fword）[31:0]Freq_ACC与[11:0]Rom_Addr位宽不同取前者的高12位给后者2^16=65536/2^12=409632???一个周期4096个数据算一下频率AN9767：DA(数字转模拟)输出模块codetbsim
小桶qa·2023-07-27 00:35

【FPGA/D7】

2023年7月26日串口传图到RAM并TFT显示视频25note要求：接收两个字节数据合并为一个16位数据并写入ram：FIFO模型与应用场景视频26串口传图到RAM并TFT显示视频25note存储器的使用，在开始读写或者结束读写的位置非常容易出现数据错误或者遗失要求：接收两个字节数据合并为一个16位数据并写入ram：判断低位，低位1为奇，0为偶取data_cnt[16:1]=data_cnt/2
小桶qa·2023-07-27 00:05

quartus工具篇——ROM ip核

quartus工具篇——ROMip核1、ROM简介FPGA中的ROM(Read-OnlyMemory)是一种只读存储器,主要用来存储固化的初始化配置数据。
辣子鸡味的橘子·2023-07-27 00:04

FPGA_学习_13_方差计算小模块

测距器件APD的性能与器件本身的温度、施加在APD的偏置电压息息相关。在不同的温度下，APD的偏压对测距性能的影响非常大。要确定一个合适的APD的偏压Vopt，首先你要知道当前温度下，APD的击穿电压Vbr，一般来讲，Vopt=Vbr–ΔV，ΔV基本是个固定的值。如果要使用算法找到Vbr，通过寻找APD采集信号的噪声方差的剧变点去寻找Vbr是一个不错的方式。如下图所示，当方差从10以下，突然剧变到
江湖上都叫我秋博·2023-07-27 00:33
上一页 60 61 62 63 64 65 66 67 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他