时序InSAR

项目设计常用流程图

常用图：（统称流程图）时序图、泳道图、燃尽图产品的三种流程图：1.业务流程图（总体功能流转的流程图，常用泳道图）2.任务流程图（某个功能层面开发的流程图）3.页面流（常见于UI设计的页面交互逻辑）燃尽图
技术群主·2023-10-20 04:32

systemverilog之断言

--------------------感谢移知的SV课程---------------断言断言概述即时断言并发断言语法语法之序列语法之属性语法之时钟定义语法之禁止属性语法之执行块语法之蕴含操作语法之时序窗口语法之
龙卷风席卷停车场·2023-10-20 03:00

SystemVerilog Assertion断言学习

1、何为断言，有何作用断言是一种描述性语言，用于描述设计的属性(property)，可以完美地描述时序相关的状况。如果允许的设计属性不符合我们的期望，则断言失败；如果被禁止的设计属性发生，则断言失败。
谷公子的藏经阁·2023-10-20 02:26

Compressed Video Action Recognition论文笔记

帧间的差异与运动向量以及帧间残差有关，将运动向量及残差作为网络的输入，减少网络建模时序运动信息的难度；同时压缩的视频减少了冗余信息，易于训练。
Loopz·2023-10-20 02:13

SystemVerilog Assertions应用指南 Chapter1.31 在属性中使用形参

同样的,时序延迟也可以参数化,这使得属性的定义更具有普遍性。属性首先检査有效开始。在给定的时钟上升沿,如果在信号"a”的下降沿后的2~5个时钟周期内出现信号“
一只迷茫的小狗·2023-10-19 22:29

SPI学习笔记：DAC与ACD

二、遵循SPI协议控制DAC:tlv56181.时序分析从tlv5618芯片的数据手册中可找到其时序特性：由tw确定sclk时
little ur baby·2023-10-19 21:36

芯片测试的术语解释（FT、CP），持续更新....

CircuitProbing、ChipProbing，也称为晶圆测试，测试对象是针对整片wafer中的每一个Die，目的是确保整片wafer中的每一个Die都能基本满足器件的特征或者设计规格书，通常包括电压、电流、时序和功能的验证
染不尽的流年·2023-10-19 18:53

＜FPGA＞好的编码风格（1）--尽量避免组合逻辑环路（Combinational Loops）

组合逻辑环路（CombinationalLoops）：指组合逻辑的输出信号不经过任何时序逻辑（FF等），而是直接反馈到输入节点，从而构成的电路环路。
孤独的单刀·2023-10-19 17:52

数字电路常用芯片合集

前言本文归纳了本科数字电路中常见的芯片型号及其功能，分为以下几类：组合逻辑电路芯片时序逻辑电路芯片D/AA/D相关芯片组合逻辑电路芯片优先编码器74HC148功能：多→1，选通逻辑框图功能表补充：可以用两片来组成
ORI2333·2023-10-19 17:31

StarUML的介绍与使用

文章目录简介视图StarUML创建视图类图用例图时序图简介UML：统一建模语言，用模型元素组成的不同视图从各个维度来描述系统StarUML为常用系统建模工具之一视图常见视图的概念可参考：UML常见的几种视图包括
Rainbow_1991·2023-10-19 11:44

2-12 异常检测 TCP Phases Classification Using Long Short-Term Memory Recurrent Neural Networks 笔记

2.2写作动机  传统的拥塞控制四个阶段的分类方法只是使用了人工提取的特征进行分类，并没有用到数据的时序信息，作者基于LSTM提取出时序信息和人工提取的特征，用决策树进行分类。
Siberia_·2023-10-19 09:59

可观测平台如何存储时序曲线？滴滴实践全历程分享

滴滴的时序曲线量从2017年到2023年增长了几十倍。整个过程中我们不断地调整和改进以应对这样的增长。
滴滴技术·2023-10-19 06:02

UML中关系 及 StarUml使用

包括时序图，活动图，状态图。以下主要总结开发过程中常用的类图和时序图，及类之间的各种关系。类图类图使用类来描述系统的静
碧海凌云·2023-10-19 05:16

LAN8720A芯片

比如STM32F407的以太网外设有站管理功能，直接接到对应MCU的功能引脚上，如果MCU没有此功能就需要通过模拟时序来实现。RXD0RXD1是R
zhaodong_jack·2023-10-19 03:03

Hive的Rank排名（rank函数，dense_rank函数，row_numer函数）

首先三者都是产生一个自增序列，不同的是row_number()排序的字段值相同时序列号不会重复，如：1、2、(2)3、4、5（出现两个2，第二个2继续编号3）rank()排序的字段值相同时序列
西奥斯·2023-10-19 02:24

PUCCH传输UCI信息

上报HARQ-ACK时序传输HARQ-ACK信息的时序不再像4G那样固定，而是由基站侧配置给UE。
littleBird_2·2023-10-19 01:27

功耗分析

为什么要降低芯片功耗芯片封装都较小，如果功耗过大，则能量密度太大功耗影响到芯片内部甚至外部的电源网络架构设计高功率带来温度提升，会使性能受影响，时序跑不高功耗产生原理漏电功耗：非理想漏电流产生的功耗（例如
飞奔的大虎·2023-10-19 00:54

通信协议详解（二）：IIC总线协议（传输时序+数据格式+设计实现）

文章目录一、IIC（Inter-IntegratedCircuit）介绍二、传输协议1.时序传输时序写操作时序数据有效性开始&结束信号从机应答信号2.数据格式三、设计实现1、时钟2、传输过程3、三态门一
俩个圆·2023-10-18 23:49

Java实现微信小程序登录注册：获取OpenId和手机号

登录流程时序：说明调用wx.login()获取临时登录凭证code，并回传到开发者服务器。
小宋今天做大做强了吗·2023-10-18 22:30

Design Compiler指南——后综合过程

本文我们着重讨论使用DesignCompiler综合大型设计时要注意的一些问题，比如怎样调整综合方法，出现约束违反后怎样修正，怎样给不同的子模块作时序和负载预算，以及给整个设计在具体综合之前先作一个预估
沧海一升·2023-10-18 18:19

Design Compiler指南——概述和基本流程

一、概述综合的目的在于：决定电路门级结构，寻求时序与面积的平衡，寻求功耗与时序的平衡
沧海一升·2023-10-18 18:48

Design Compiler （八）——DC的逻辑综合与优化

对进行时序路径、工作环境、设计规则等进行约束完成之后，DC就可以进行综合、优化时序了，DC的优化步骤将在下面进行讲解。
简单同学·2023-10-18 18:47

STM32 LTDC驱动并口LCD时序配置

时钟配置说明参考如下时序说明。参考AT070TN92的timing，LCD配置有以下的重要参数。
再好的昵称也被人娶了·2023-10-18 18:58

20.2 FMC驱动SDRAM的时序初始化实现及内存测试

继续上一篇的话题，写到SDRAM通过CubeMx配置后，在工程代码编写时直接引用的是我事先写好的时序初始化、内存测试文件，而未对其进行详细的解释，所以本篇文章就来娓娓道来。
@残梦·2023-10-18 18:58

Springboot整合taos时序数据库TDengine

1.首先安装TDengine服务端在linux上TDengine多种安装包的安装和卸载-TDengine|涛思数据安装过程直接去官网看，非常详细简单2.出现的问题windows连接invalidappversion版本不对应版本不对应的问题，需要在linux上安装的版本和windowsclient版本一致，不然windows无法连接服务端3.windowsclient安装的时候必须要用管理员模式下
蒙奇·D·路飞-·2023-10-18 17:37

QCC51XX-QCC30XX系列开发教程（实战篇) 之 12.4-空间音频手机侧和耳机侧接口设计时序图

查看全部教程开发请点击：全网最全-QCC51xx-QCC30xx（TWS）系列从入门到精通开发教程汇总（持续更新中）====================================================================版权归作者所有，未经允许，请勿转载。==========================================
心跳包·2023-10-18 16:11

FPGA基础知识极简教程（7）详解亚稳态与跨时钟域传输

个人微信公众号：FPGALAB正文FPGA或ASIC中的传播延迟在以前秋招的时候，我常常遇到时序分析的题目，其中全英文的题目中出现过传播延迟这个单词，即：PropagationDelay！当
Reborn_Lee·2023-10-18 11:24

Apache IoTDB 作为合作伙伴参加 Doris Summit Asia 2023！

ApacheIoTDB社区受到邀请，作为ApacheDoris合作伙伴，将于大会现场设置展位，以分享时序数据库创新成果，欢迎找我们打卡领取社区专属礼品！01关于DorisSummitAsia2023
Apache IoTDB·2023-10-18 11:43

保序回归与金融时序数据

保序回归在回归问题中的作用是通过拟合一个单调递增或递减的函数，来保持数据点的相对顺序特性。一、保序回归的作用主要用于以下情况：1.有序数据：当输入数据具有特定的顺序关系时，保序回归可以帮助保持这种顺序关系。例如，时间序列数据、评级数据或排序数据等。2.无噪声数据：如果数据中存在噪声，即一些离群点或错误标记的数据点，保序回归可能会受到这些异常值的干扰。因此，保序回归更适用于相对干净且有序的数据。3.
bboysky45·2023-10-18 10:40

构建高性能物联网数据平台：EMQX和CnosDB的完整教程

CnosDB是一款高性能、高压缩率、高易用性的开源分布式时序数据库。主要应用场景为物联网、工业互联网、车联网和IT运维。所有代码均已在GitHub开源。
CnosDB·2023-10-18 09:52

强化学习基础（1）- 理论和算法

状态值函数2.2动作值函数2.3二者关系2.4探索和利用2.5动态规划（DP）（有模型求解方法）2.5.1预测任务2.5.1控制任务3.无模型强化学习3.1Value-Based3.1.1蒙特卡洛法3.1.2时序差分法
笑傲江湖2023·2023-10-18 08:13

LCD简介

lcd简介LCD简介1、分辨率2、像素格式3、LCD时间参数4、RGBLCD屏幕时序6、像素时钟此文章摘抄于正点原子的嵌入式linux驱动开发指南，仅作为笔记，以放便忘记时查阅LCD简介  LCD全称是
拱-卒·2023-10-18 08:10

多维时序 | MATLAB实现SSA-CNN-BiGRU-Attention多变量时间序列预测（SE注意力机制）

多维时序|MATLAB实现SSA-CNN-BiGRU-Attention多变量时间序列预测（SE注意力机制）目录多维时序|MATLAB实现SSA-CNN-BiGRU-Attention多变量时间序列预测
机器学习之心·2023-10-18 06:27

多维时序 | MATLAB实现SSA-CNN-GRU-Attention多变量时间序列预测（SE注意力机制）

多维时序|MATLAB实现SSA-CNN-GRU-Attention多变量时间序列预测（SE注意力机制）目录多维时序|MATLAB实现SSA-CNN-GRU-Attention多变量时间序列预测（SE注意力机制
机器学习之心·2023-10-18 06:24

「原创·诗话」栖一树下安眠

悄悄一个人走进初夏的良辰从百无聊赖的日子里脱身心思早已落满了灰尘在树下的石头上落脚在天空下的白云上小作休憩遥想着那些个风轻云淡的时序只可笑，不是那绘尽浮尘的丹青手留不下诸多涟漪晕不开盛夏光年里的浓墨重彩偶尔会有蚂蚁攀上我的枝丫蚊虫固执地叮咬着夏日的不安阳光堆满了柳梢头时间刚好飞至黄昏斜风里
不又年·2023-10-18 03:48

【扩散模型从原理到实战】Chapter1 扩散模型简介

CLIP的多模态图像生成再次“出圈”：大模型的“再学习”方法——DreamBooth、LoRA和ControlNet开启AI作画时代：众多商业公司提出成熟的图像生成解决方案1.3扩散模型的应用计算机视觉时序数
自律版光追·2023-10-18 00:35

五. 激光雷达建图和定位方案-基础概念

前面内容：一.器件选型心得（系统设计）--1_goldqiu的博客-CSDN博客一.器件选型心得（系统设计）--2_goldqiu的博客-CSDN博客二.多传感器时间同步方案（时序闭环）--1三.多传感器标定方案
goldqiu·2023-10-17 20:12

五. 激光雷达建图和定位方案-算法工具

前面内容：一.器件选型心得（系统设计）--1_goldqiu的博客-CSDN博客一.器件选型心得（系统设计）--2_goldqiu的博客-CSDN博客二.多传感器时间同步方案（时序闭环）--1三.多传感器标定方案
goldqiu·2023-10-17 20:12

五. 激光雷达建图和定位方案-引言

前面内容：一.器件选型心得（系统设计）--1_goldqiu的博客-CSDN博客一.器件选型心得（系统设计）--2_goldqiu的博客-CSDN博客二.多传感器时间同步方案（时序闭环）--1三.多传感器标定方案
goldqiu·2023-10-17 20:11

五. 激光雷达建图和定位方案-开源SLAM

前面内容：一.器件选型心得（系统设计）--1_goldqiu的博客-CSDN博客一.器件选型心得（系统设计）--2_goldqiu的博客-CSDN博客二.多传感器时间同步方案（时序闭环）--1三.多传感器标定方案
goldqiu·2023-10-17 20:02

9102年了XHR(jQuery)、Fetch和axios改选谁？

太长不看XMLHtppRequest：设计关注点不分离（数据输入/输出、状态变化追踪全部在一个对象里）、代码不具备时序性(由callback造成)；jQuery-ajax：关注点不分离、代码非顺序执行、
xiaozhuo_tang·2023-10-17 18:05

Tdengine 时序数据库-安装与客户端连接

使用TDengine时序数据库的版本是2.4.0.0使用的安装RPM的安装方便安装TDengine-server-2.4.0.0-Linux-x64.rpm1.安装指令:rpm-ivhTDengine-server
大曲·蜗牛·2023-10-17 18:53

性能超越 Clickhouse | 物联网场景中的毫秒级查询案例

在工业物联网中，常见有以下几种设备时序数据的查询需求：案例1：查询某个设备最近的记录案例2：查询某个租户所有设备的最近一
DolphinDB智臾科技·2023-10-17 16:57

跟着Datawhale打一场时序比赛（SEED新能源赛道-电动汽车充电站充电需求预测）之打卡笔记一

最近Datawhale又开始组织打比赛的培训学习了，很早就认识了这个专业的学习组织，跟着他们也学过不少竞赛知识，但是还没完全打完过一场赛事；所以这次打算跟着Datawhale打这场时序的比赛—>2023
小白掌柜·2023-10-17 15:04

从实时数据库转战时序数据库，他陪伴 TDengine 从 1.0 走到 3.0

关于采访嘉宾在关胜亮的学生时代，“神童”这个称号如影随形，很多人初听时会觉得这个称谓略显夸张，有些人还会认为这是不是就是一种调侃，但是如果你听说过他的经历，就会理解这一称号的意义所在了。受到教师母亲的影响，关胜亮从记事起就“长”在了教室后排，提前开启了启蒙教育，这也使得他在四周岁直接就读了一年级。尽管所在村庄的教育条件非常有限，他仍然凭借着优异的成绩，在16周岁就进入了中国科学技术大学化学物理系，
涛思数据（TDengine）·2023-10-17 14:13

【FPGA】ds18b20温度传感器

文章目录一、ds18b20温度传感器二、看ds18b20手册找关键1.引脚说明2.最高位字节和最低位字节数据3.ds18b20暂存器数据4.需要的命令5.主状态机6.从状态机7.初始化时序8.写时隙9.
EPCCcc·2023-10-17 10:08

【FPGA】DS18B20温度显示

目录专用名词一.温度传感器介绍1.2DS18B20结构二.DS18B20工作流程2.1三步骤2.2初始化序列2.3ROM命令2.4功能ROM命令2.5读写时序三代码设计3.1状态跳转——工作流程3.2状态跳转条件
藏进小黑屋·2023-10-17 10:05

51单片机——DS1302时钟

目录1.前言1.1实验现象2.DS1302的介绍2.1DS1302的引脚定义以及应用电路2.2DS1302内部结构2.21DS1302内部特殊寄存器2.22时序2.3BCD码3.源码3.1main.c3.2DS1302
记忆&碎片·2023-10-17 10:01

FPGA通过读写突发对DS1302时钟的配置&驱动

1、理论原理1、DS1302实时时钟芯片1、特性2、引脚定义3、有关读写操作的详细内容1、读写的几个端口信号2、命令字节3、突发读写时钟寄存器4、写保护位4、数据读写时序&寄存器地址表1、数据单字节读写时序
混子王江江·2023-10-17 09:30

愿

时序更迭变换，岁月无声无息，生命一场，穿梭其中。如花如草，如风如云，如朝暮之间的更迭，如阴晴不定的轮换。一次回眸，皆成过往；一个转身，光阴流转。
锦绣绣·2023-10-17 06:05
上一页 40 41 42 43 44 45 46 47 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他