时序InSAR

FPGA系列5——时序分析（时序模型）

上一篇文章讲了4中典型时序路径，都是可以基于一种时序模型进行时序的分析，进行书序的约束。
通信牛肉干·2023-10-29 16:26

FPGA时序分析与约束（8）——时序引擎

一、概述要想进行时序分析和约束，我们需要理解时序引擎究竟是如何进行时序分析的，包括时序引擎如何进行建立分析（setup），保持分析(hold)，恢复时间分析(recovery)和移除时间分析(removal
apple_ttt·2023-10-29 16:25

IC设计高级009：特殊信号打拍方式

1、AXI信号如何打拍通常block的input和output信号存在时序问题时，我们通常采用寄存器打拍的方式，在两个block直接插入reg，从而解决时序问题。
IC小鸽·2023-10-29 16:19

IDEA PlantUML integration 编辑时序图puml图

PlantUMLintegration编辑时序图上一步导出的puml文件吗，在IDEA中可以直接查看下载插件，具体操作同上，也是在market里搜索，下载好后重启新建一个puml文件将SequenceDiagram
不是秋刀鱼的秋·2023-10-29 15:26

绘图工具-PlantUML

可以支持时序图、类图、对象图、活动图、思维导图等图形的绘制。官网链接：https://plantuml.com/zh/VSCode插件安装：EXTENSIONS搜索"PlantUML",选择安装。
ftswsfb·2023-10-29 15:20

时序和回归预测模型

目前csdn上有某些人，在海鲜市场购买我的代码以后转手到csdn上卖，甚至还卖的更贵！！！这我就忍不了了！！所以我自己卖！！！！代码均是从网上收集组合和自己做的代码，代码注释很清晰！！！！基本80%以上的语句都进行了注释！！！！！！！！！！欢迎光顾我的海鲜市场店，目前有三个号，分别为：咿呀咿呀哟、清朝简单的饮料和黉门街打球的生姜。代码种类齐全，单个20！！！！！！！！！！并且精选了100个模型打包
wdid945·2023-10-29 15:40

概念解释（1）

时序电路也称为有限状态机，这些状态机之间是如何切换的？为什么有些状态作为输出，同时又作为输入信号来控制自身状态的切换？什么是goldendie?什么是goldenpattern？
Joejwu·2023-10-29 13:56

风速发电预测（线性回归模型 、XGBoost模型 、决策树回归模型 、随机森林回归模型 、梯度提升回归模型与LSTM模型对比，多特征输入，单标签输出，可轻易替换为其它时序数据集）

1.前言1.1.运行效果：风速发电预测（线性回归模型、XGBoost模型、决策树回归模型、随机森林回归模型、梯度提升回归模型与LSTM模型对比，多特征输入，单标签输出，可轻易替换_哔哩哔哩_bilibili1.2.环境库：如果库版本不一样，一般也可以运行，这里展示我运行时候的库版本，是为了防止你万一在你的电脑上面运行不了，可以按照我的库版本进行安装并运行如果想查看自己本地目前库的版本，可以运行下面
深度学习的奋斗者·2023-10-29 12:09

LSTM长短期记忆网络，GRU

前向传播1.3.LSTM原理1.3.1.记忆细胞1.4.LSTM为什么能缓解梯度消失二.GRU2.1.结构和原理1.3.LSTM和GRU的区别前言上一篇博文我们介绍了RNN循环神经网络，虽然神经网络在解决时序问题是有着不错的表现
I松风水月·2023-10-29 11:40

时序预测 | Matlab实现ARIMA-LSTM差分自回归移动模型结合长短期记忆神经网络时间序列预测

时序预测|Matlab实现ARIMA-LSTM差分自回归移动模型结合长短期记忆神经网络时间序列预测目录时序预测|Matlab实现ARIMA-LSTM差分自回归移动模型结合长短期记忆神经网络时间序列预测预测效果基本介绍程序设计参考资料预测效果基本介绍时序预测
机器学习之心·2023-10-29 08:22

研三答辩准备的问题//持续更新

是的，老师，我的研究重点主要在算法层面上进行的创新，是通用的时序预测方法，应咱们所的工程方向应用，注重落地，所以把算法与工程结合进行落地，它的优点体现在相对训练时间更短、速度更快、时间成本开销更小、同一种工况下的精确度更高
思考实践·2023-10-29 05:28

LSTM实现时序问题预测(Tensorflow版本)

前言前面写了一个RNN对股票走势的预测，可以看到循环神经网络在时序问题上面的表现还是非常不错的，本次就用RNN的改进版本LSTM(长短时记忆神经网络)再做一个时间序列问题，看看LSTM的效果怎么样。
CquptDJ·2023-10-29 04:52

从零搭建Prometheus监控报警系统

Prometheus是由SoundCloud开发的开源监控报警系统和时序列数据库(TSDB)。Prometheus使用Go语言开发，是GoogleBorgMon监控系统的开源版本。
gb4215287·2023-10-29 03:13

状态机实现流水灯 FPGA实验

在逻辑设计中，使用状态划分逻辑顺序和时序规律。
噗噗怪猫·2023-10-29 02:08

【FPGA】状态机写按键消抖

两段式状态机两段式状态机是一种常用的写法，他把时序逻辑和组合逻辑划分开来
EPCCcc·2023-10-29 02:36

STM32 CAN使用

STM32CAN使用简介各种通讯接口对比报文总线上的报文信息表示为几种固定的赖类型数据帧列表模式掩码模式配置CAN配置参数位时序简介控制器局域网CAN（ControllerAreaNetwork)是由德国博世公司为汽车应用而开发的多主机局部网络
自小吃多·2023-10-29 02:36

FPGA中有限状态机的设计原理

目录1.有限状态机（FSM）原理2.设计可综合状态机的指导原则1.有限状态机（FSM）原理有限状态机是由寄存器和组合逻辑构成的硬件时序电路。
jk_101·2023-10-29 02:03

FPGA_流水灯

FPGA_流水灯文章目录FPGA_流水灯前言时序逻辑计数器工作原理闪光灯_设计文件闪光灯_激励文件闪光灯_仿真图闪光灯_上板流水灯_设计文件流水灯_激励文件流水灯_仿真图流水灯_上板前言本文来自《小梅哥
安赫'·2023-10-29 02:03

【AD9361 数字接口CMOS &LVDS&SPI】B 并行数据之CMOS

##接上一篇；本节介绍AD9361数字接口CMOS&LVDS&SPI最后一张表中四种工作模式的具体配置及时序波形图。
hcoolabc·2023-10-29 01:34

【AD9361 数字接口CMOS &LVDS&SPI】B 并行数据之CMOS 续

数据路径时序参数（CMOS）下表的时序参数用于在AD9361与BBP接口时提供指导。下图显示了数据时
hcoolabc·2023-10-29 01:30

夏至抒怀

仲夏徐来时序更，稚蝉浅唱韵萦回。红榴吐火杏儿黄，乳燕初飞惹轻雷。远岫云低锁千山，茫茫一片绿映水。风细细，雨霏霏。山塘路远炎难歇，荷塘叶满花吐蕾。羽扇轻摇扶栏立，一缕荷风透心扉。
龙治宏·2023-10-29 01:13

基于STM32的环境监测预警系统

目录项目概述：材料：注：一LCD1602介绍STM32驱动LCD1602接线代码二DHT11温湿度检测介绍于时序分析温湿度数据串口传输给上位机难点代码三ADC读取烟雾传感器四环境监测系统参考接线代码实现五预警功能串口功能测试代码实现警报功能实现六快速自制上位机
我有在好好学习·2023-10-29 01:04

七律·春耕

七律·春耕时序催工择吉辰，铁牛祭备抖精神。耕深犁滑腾泥浪，耙阔畦清翻土新。沃野唱吟丰谷曲，平川耘出满园春。农勤劳作毋迟后，人事天酬万亩珍。（仄起入韵）图片发自App
诗者如斯夫·2023-10-29 00:21

流媒体技术概述

其具有连续性、实时性、时序性三个特点。在这个过程中，网络上传输的一系列相关的数据包称为流（Stream）。二、流媒体特点1.启动延时大幅度地缩短用户不用等待所有内容下载到
徐步小兵·2023-10-28 23:29

利用LCD1602与LCD12864实现温度显示与曲线绘制所遇到的问题

最后发现是1602时序问题，C51与C52晶振频率相近但最好还是别取时序的边缘位置。把温度值在LCD12864上实时显示遇到的问题打点从屏幕中间开始。
Robot_663·2023-10-28 21:19

数字电路与逻辑设计实验一 译码器的实现

实验步骤A.异或门的VHDL语言与原理图设计B.3-8译码器的VHDL语言与原理图实现C.模拟机指令集译码器的VHDL语言设计四、实验过程A.异或门的VHDL语言与原理图设计1、编译过程2、波形仿真3、时序仿真
Flechazo_z·2023-10-28 19:08

数字电路与逻辑设计——组合逻辑应用技巧篇

（抽象）注：触发器泛指的是时序单元。
蓝湖江船客·2023-10-28 19:01

排序算法之快速排序

而对于左边的部分和右边的部分同样的采用这种方法，这样递归下去，当所需要排序的子区间的数小于2时，递归结束，此时序列也拍好了。
哇哇哇one·2023-10-28 18:19

XILLINX时序约束命令解析&Anlogic例子说明

文章目录时钟primaryclock基准时钟masterclock主时钟虚拟时钟生成时钟安路俩条衍生时钟语句时钟延迟时钟不确定性IO约束设置输入延时设置输出延时时序例外设置伪路径设置时钟组设置最大最小延迟设置多周期路径目录时钟
XY_Change·2023-10-28 16:21

FPGA-时序分析基础（2）

时钟约束:理想时钟约束(Idealclockconstraints)有两种类型的时钟约束：基本时钟：绝对时钟/基准时钟：由器件输入管脚输入的时钟；虚拟时钟：驱动外部器件的时钟，不真正进入fpga内部,为IO时序分析确定正确的发送
Martin_MaB·2023-10-28 16:51

FPGA时序约束和timequest timing analyzer

FPGA时序约束和timequesttiminganalyzerFPGA时序约束时钟约束#********************************************************
Claire_ljy·2023-10-28 16:50

synopsys-SDC第四章——Tcl扩展SDC

synopsys-SDC第四章——Tcl扩展SDC前言一、时序约束二、Tcl基础知识1.Tcl变量2.列表3.Tcl表达式和运算符三、Tcl常用约束前言Synopsys公司设计约束演化成行业标准，又名SynopsysDesignConstraints
王_嘻嘻·2023-10-28 16:49

SDC时序约束 - create_clock

在写.sdc约束文件时，要做的第一件事情就是使用create_clock对进入FPGA的时钟进行约束。其语法格式如下：create_clock[-add][-name]-period[-waveform]参数解释：-name表示生成的时钟名称-period表示时钟周期，单位为ns-waveform可以详细描述时钟占空比及其上下移位置端口列表-add用于为一个端口添加多个时钟约束例子：create_
rrr2·2023-10-28 15:16

timequest静态时序分析学习笔记——工具使用

第三章工具使用这里我通过几条约束命令来讲解timequest工具的简单使用。3.1creat_clock约束命令相关代码：图27第一步，在quartusii软件tools下来菜单中找到timequesttiminganalyze选项并打开，出现如图27的会话框：图28报告窗口：通过这个窗口，我们可以知道timequest都执行了哪些任务。任务窗口：通过这个窗口，让timequest执行你要求的任务
风笛的守望·2023-10-28 15:45

时序约束实战篇

文章目录行万里路--时序约束实战篇1.梳理时钟树2.约束主时钟3.约束衍生时钟4.延迟约束5.伪路径约束6.多周期路径约束本文摘抄自：个人网站：http://www.technomania.cn/微信公众号
爱吃蛋挞的Dolly·2023-10-28 15:12

FPGA基础知识7(从芯片手册获取参数FPGA时序约束--“CMOS Sensor接口时序约束”)

需求说明：FPGA基本知识内容：如何确定时序约束数值来自：时间的诗来源：http://www.61ic.com/Technology/embed/201304/48186.htmlFPGA工程的功能框图如图所示
Times_poem·2023-10-28 15:10

FPGA时序分析与约束（7）——通过Tcl扩展SDC

一、概述术语“Synopsys公司设计约束”（又名SDC，SynopsysDesignConstraints）用于描述对时序、功率和面积的设计要求，是EDA工具中用于综合、STA和布局布线最常用的格式。
apple_ttt·2023-10-28 15:34

FOC系列（二）----继续学习DRV8301芯片

一、程序框图  跟随上篇博客咱们继续往下看，下面是芯片内部的程序框图：1.1BUCK电路1.2内部各电源1.3SPI通信、栅极驱动器和时序控制器1.4MOSFET驱动电路1.5电流采样放大电路  数据手册只是给出了这一部分框图
致虚守静~归根复命·2023-10-28 14:33

芯片综合---学习杂记 1

DesignCompiler1.DC默认的设计环境：同步时钟，上升沿2.时钟路径划分以及判断约束是否满足步骤三个步骤：a.把需要综合的设计拆分成时序路径的组合b.计算每条路径的延时c.用路径延时和期望到达的时间作比较
weixin_34128534·2023-10-28 13:39

初夏一日

时序从春暖花开的春季，开始进入到万物生长的夏季。天气逐渐变热，短袖裙子都能随意穿上身而不觉着冷。早起的小鸟叼来清晨的第一颗朝露。
beina·2023-10-28 10:02

I2C子系统、读取温湿度的逻辑及代码

sda下降沿终止信号（stop）:scl高电平，sda上升沿应答信号（ack）:第9个周期，sda是低电平非应答信号（NACK：）第9个周期，sda维持高电平iic总线特点：串行同步半双工iic总线的时序
林黛玉倒拔垂杨柳~·2023-10-28 04:41

记录一次时序数据库的实战测试

0x1.前言本文章仅用于信息安全防御技术分享，因用于其他用途而产生不良后果，作者不承担任何法律责任，请严格遵循中华人民共和国相关法律法规，禁止做一切违法犯罪行为。文中涉及漏洞均以提交至教育漏洞平台。0x2.背景在某次Edusrc挖掘过程中，我发现了一个404状态码的ip站如下图所示：我的直觉告诉我，这个站不太简单。于是我信息搜集了一下端口为8086的常见服务：当我看到这个InfluxDB的时候，我
合天网安实验室·2023-10-28 03:18

初夏

时序轮转，春流连忘返，夏强势来袭。正值初夏时分，正午的阳光已经如火一样，熏风竟然刮出了朔风的刚猛，在窗外呜咽着。还好风虽大，却只是吹散了头发，扬起了尘土，没有凛冽如刀的寒意。
月落风清·2023-10-28 00:41

自然之理

其次，遵循的是天道，动静交替有序不失时序，达天道而自强不息。再次，遵循的是地道，愿为奉献，甘为孺子牛，达地道而厚德载物。最后，遵循人道，遵纪守法，通人伦理常，达人道而为善者。顺其自
久淏·2023-10-27 22:20

AXI 协议部分接口说明

具有如下特点：1、总线的地址/控制和数据通道是分离的；2、支持不对齐的数据传输；3、支持突发传输，突发传输过程中只需要首地址；4、具有分离的读/写数据通道；5、支持显著传输访问和乱序访问；6、更加容易进行时序收敛
我是苏~格~拉·2023-10-27 21:16

AXI4协议学习：架构、信号定义、工作时序和握手机制

目录1AXI是什么？2AXI怎么工作？3AXI协议3.1架构3.1.1通道定义3.1.2接口与互连（interconnect）3.1.3Registerslices3.2基本事务3.2.1突发读示例3.2.2重叠突发读示例3.2.3突发写示例3.2.4事务顺序3.3额外的功能4信号定义4.1全局信号4.2写地址通道信号4.3写数据通道信号4.4写响应通道信号4.5读地址通道信号4.6读数据通道信号
lu-ming.xyz·2023-10-27 21:13

基于AUTOSAR的ECU启动阶段哪些事儿

AUTOSAR实战篇：EcuM启动时序大总结前言小T出品，必是精品！EcuM启动时序大总结，你值得拥有!
汽车小T·2023-10-27 20:08

容器类常用监控软件学习-Prometheus

目录一、介绍二、主要特点三、架构四、适用的场景和不适用的场景五、时序数据库介绍六、grafana的作用七、和其他监控软件比较（zabbix）一、介绍普罗米修斯是一个开源系统监控和警报工具包，Prometheus
嗨咯沃得·2023-10-27 19:44

用图说话——流程图进阶

目录一、基本流程图二、时序流程图一、基本流程图经常阅读歪果仁绘制的流程图，感觉比较规范，自己在工作中也尝试用他们思维来绘图，这是一个小栗子：二、时序流程图在进行Detail设计过程中，一般的绘图软件显得捉襟见肘
注释远方·2023-10-27 18:26

IEEE Standard for SystemVerilog Chapter9. Processes

9.1General本条款描述了以下内容：--结构化程序（initial程序、always程序、final程序）--块语句（begin-end顺序块，fork-join并行块）--时序控制（delays
一只迷茫的小狗·2023-10-27 13:42
上一页 36 37 38 39 40 41 42 43 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他