E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
模块设计
Content
模块设计
意图
Content模块概述“content”模块放在src\content里面,并使用多进程浏览器沙盒模块来呈现页面所需的核心代码。它包括所有的网络平台功能(如HTML5)和GPU加速。它不包括Chrome浏览器的功能,即扩展/自动填充/拼写等。它的目标是,任何嵌入者或者说使用者应该能够用它来开始建立一个浏览器,然后从中挑选Chrome功能。动机是什么?由于Chrome代码的不断壮大,功能不可避免地有
MyMichael
·
2020-07-13 07:06
如何让WPF显示WebP的图片
实际上wpf的imaging
模块设计
的一个初衷就是解决GDI绘图api中缺少良好编解码器扩展的缺陷。所以wpf的图片格式不仅仅支持扩展,而且是易于扩展。WPF的图片的编解码功能来自于wic框架。
xinyue_htx
·
2020-07-13 05:53
C#
wpf
iBasso DX150评测:普及可换
模块设计
的主角
可换
模块设计
正成为国砖的新标配虽然可换模块这一创新理念在智能手机市场走不通,但对于便携播放器而言,更换尺寸、输出功率以及定义不同的接口来获得不同的听感,大大丰富了播放器功能过于单一的特性。
科技数码秀
·
2020-07-13 05:44
白话说CC之---消除你对EAL5+半形式化的恐惧
但是到了EAL5+,发现一个抽象可怕的词,就是半形式化,比如“附加错误信息的完备的半形式化功能规范”,“半形式化
模块设计
”。到底什么是半形式化?你给解释解释。小白:没问题。
finery77
·
2020-07-13 04:03
CC
客户关系管理项目——用户登录
模块设计
一模块需求细化登录的用户,默认情况有三个不同角色,分别为:系统管理员,前台客服,信息管理员。用户登录后能够根据其角色来进行相关工作,进行完工作需要能够注销。细化需求如下:用户登录之后按角色分配权限信息。登录日志表自动保存登录信息。需要把权限信息保存在Session中。需要登录检测,Session中保存用户id和最后登录时间等。在member表中也需要更新最后一次登录的日期时间。用户登录后可进行密码
cakincheng
·
2020-07-13 03:32
java
Java程序员应该了解的10个面向对象设计原则
http://www.csdn.net/article/2012-03-14/313089摘要:Java编程最基本的原则就是要追求高内聚和低耦合的解决方案和代码
模块设计
。
路西法爱米迦勒
·
2020-07-13 03:52
java
转载——Android Module引用另一个Module,却无法使用里面的依赖库
多模块的资源文件没有合并or模块Ainclude了模块B,而无法使用模块B内依赖的其他aar包中的类的时候or提示Support包版本不一致这篇文章可能就是你要的解决方案~举个栗子:比如我们现在有一个App
模块设计
为
SATTSA
·
2020-07-13 01:02
花6个月写的付费专栏,免费送|仿开源框架从零到一完整实现高性能、可扩展的RPC框架
简介19年上半年,我阅读了HadoopRPC模块的源代码,读完后发现这个
模块设计
的非常好,与其他模块无耦合,完全可以独立出来当成一个独立的框架。
渡码
·
2020-07-13 01:13
Java
大数据
多种方式登陆
模块设计
多种方式登陆
模块设计
目录多种方式登陆
模块设计
目录参考了一些资料总结一下1使用用户名邮箱手机号密码登陆2第三方登陆mob文档中还有以下描述思考参考了一些资料知乎第三方一键登录如何保证产品的唯一ID?
stevewongbuaa
·
2020-07-12 23:48
面试
数据库
写作从写垃圾开始
写一个程序,一开始就是良好的
模块设计
。写一篇影评,流淌出来而都是真知灼见。洗个碗,就是又快又好。炒个菜,就是口留余香。和陌生人说个话,就是妙语连珠。和老板砍个价,就能打个对折。演个讲,就是掌声雷动。
tinyfox266
·
2020-07-12 22:35
大家一起来说一说自己掌握的设计模式和在工作中的应用场景,分享经验
而且项目中主要是消息封装,socketIO模型和多线程,消息收发,业务比较少,所以用的OOP也比较少,用了很多年C++,却一直没有OOP的思想,代码中就是那么简单的几个类,设计模式只用过单例,观察者,工厂之类,对
模块设计
时应该注意的松耦合也注意的少
每天看一遍,防止恋爱&&堕落
·
2020-07-12 19:10
自己的心情
电路
模块设计
合集
前言:为了方便查看博客,特意申请了一个公众号,附上二维码,有兴趣的朋友可以关注,和我一起讨论学习,一起享受技术,一起成长。实时更新一.电源部分1.5V转3.3V电路常用IC:AMS1117;LD1086D2M33;HT78XX2.3.7V(电池)转3.3V电路常用IC(LDO):TC1185;3.7V升压到5V3.系统上电控制电路注:电容并联滤波,去耦,一般并联值的关系为10倍;为了安全,常会串联
霁风AI
·
2020-07-12 16:26
硬件电路设计
躬耕硬件
类和接口
第13条:使类和成员的可访问性最小
模块设计
的好坏在于:这个模块对于外部的其他模块,是否隐藏其内部数据和其他实现细节,模块之间只通过他们的API进行通信。这个概念被称为信息隐藏或封装。
他叫阿来
·
2020-07-12 12:20
Effective
Java
pytorch实现简单的ResNet并对MNIST进行分类
问题说明利用pytorch实现简单的ResNet(2个ResidualBlock)以MNIST数据集为例进行分类任务
模块设计
1.ResidualBlock的结构本例中实现的ResidualBlock的结构如下图所示
Sword丶
·
2020-07-11 17:12
Python学习
模块化与解耦(blog)
模块化与解耦简述本文主要讲述了在iOS开发过程中,模块化工程架构的一种组织方式,本文主要讲述基于cocoapods来做模块化的方案,详细讲述了iOS开发怎么进行模块划分的内容,主要会在以下方面做阐述:为什么要做模块化
模块设计
原则模块化开发有哪些优点和缺点解耦与通信
其实也没有
·
2020-07-11 14:26
[cocos2dx]基于Cocos2d-x引擎的游戏框架设计
作为游戏项目代码,不仅需要实现游戏的诸多功能,还需要从架构层面,从
模块设计
的角度来思考和设计,使代码具有更好的复用性和拓展性。
ouyangshima
·
2020-07-11 14:20
Cocos2dx
高效编程秘诀(转)
其实轻文档指的是不需要按照标准的软件工程知识来编写需求分析,架构设计,
模块设计
,流程图时序图等文档,而是采用比较自由的方式,把你
小笨憨
·
2020-07-11 11:17
CPU设计之二——VerilogHDL 开发流水线处理器(支持42条指令)
https://github.com/lcy19981225/Multi-Cycle-CPU-42VerilogHDL开发流水线处理器说明写在前面什么时候插nop在哪里设置旁路以及怎么选择旁路控制器的设计
模块设计
彼岸Ç花未开
·
2020-07-11 11:44
Verilog
现代处理器设计
Modern
Processor
秒杀系统设计实现
一、题目这是一个秒杀系统,即大量用户抢有限的商品,先到先得用户并发访问流量非常大,需要分布式的机器集群处理请求系统实现使用Java二、
模块设计
1、用户请求分发模块:使用Nginx或Apache将用户的请求分发到不同的机器上
追寻北极
·
2020-07-11 09:49
cloud
震惊!知名芯片设计师创业三年,终于发现了这惊天秘密。。。
【娱乐版块】以下内容纯属搞笑,如有雷同,绝非偶然~~数年前,IC圈发生过了一件大事,(应该没人知道),某知名芯片设计公司的一位首席顶层
模块设计
师突然离职消失,他这一走,撇下了估值数十亿的项目以及成千上百个未攻克的难题
Tao_ZT
·
2020-07-11 00:29
lua 热更新
切记
模块设计
时,分为数据和逻辑。
swejackies
·
2020-07-10 23:50
Lua
CPU设计之一——VerilogHDL 开发单周期处理器(支持10条指令)
)所有代码和参考文件已经上传至github:https://github.com/lcy19981225/Single-Cycle-CPU-10VerilogHDL开发单周期处理器一、目标二、说明三、
模块设计
彼岸Ç花未开
·
2020-07-10 15:30
现代处理器设计
Verilog
现代处理器设计
Modern
Processor
mips
Qt校园导航系统
怎么走到这个点,其中点1到点2和点2到点1播放的内容不同)D.显示系统主界面
模块设计
在我的系统中,首先实现的整个系统的主界面,并不会直接进入到导航界面。系统主界面要有学生名字、老师名字和学校名字。
xby826
·
2020-07-10 12:22
Qt
运用for循环实现计算∑N!
模块设计
:1.域、域标题标记计算1!+2!+...+N!
YOLO LAN
·
2020-07-10 11:47
电源
模块设计
电源
模块设计
ARM微处理器因其高性能和低功耗的特性,特别适合于便携式系统的应用。而系统级的供电问题对于电源的有效管理也是非常重要的。
weixin_33862993
·
2020-07-10 07:57
软件设计-
模块设计
文章目录1.
模块设计
1.1耦合:模块之间的联系紧密程度1.2内聚:模块内部各元素联系的紧密程度1.3其他1.4
模块设计
注意事项1.
模块设计
模块设计
基本原则:信息隐蔽,模块独立1.1耦合:模块之间的联系紧密程度
叶无缺
·
2020-07-10 04:43
软件设计师笔记
软件设计
数据库设计和功能需求分析------后台设计概述
需求分析与功能
模块设计
一
BlackFox丶
·
2020-07-09 23:26
数据库相关
Java开发
FPGA学习笔记
Quartus-13安装modelsim-alteraQuartus破解modelsim破解安装器件库FPGA介绍电源供电运行配置原理图设计方式新建工程新建原理图文件添加元器件编译仿真下载基于原理图的宏功能
模块设计
夜雪-初霁
·
2020-07-09 20:59
环境搭建
教程
FPGA
软件工程导论期末复习重点
模块设计
的准则?5、详细设计阶段的根本目标和任务?6、比较面向数据流和面向数据结构两类设计方法的异同?7、测试与调试的主要区别?8、什么是软件生
jingliuli9786
·
2020-07-09 18:22
Java架构设计
2.原则:开放性原则,架构各
模块设计
均依据此原则,支持在各个层次和各种模块上集成,提
china_lyz
·
2020-07-09 14:10
系统分析
JAVA
8位数码管显示
模块设计
今天我分享自己写的数码管显示模块。本模块使用的外部1000/3hz的频率,其主要原因是有8个数码管,每扫完一轮要24毫秒,可以避开人眼的间隙空间,3ms的周期不必讲究.模块使用一个时序电路,是为地址扫描设计的,多数使用过的组合电路,主要是能让数据实时处理.不用考虑数据的延迟.modulereg8x8_driver(inputclk,rst_n,//时钟:1000/3hz复位信号,低电平有效inpu
bairean2536
·
2020-07-09 13:02
verilog语言RS232串口接收
模块设计
——串口调试工具发送数据在数码管显示
RS-232是常用的传输接口,是硬件学习的入门级接口。一、接口特性常见的9脚接口管脚分配如下图,参考链接:http://zh.wikipedia.org/wiki/RS-232DE-9Male(PinSide)DE-9Female(PinSide)--------------------------\12345/\54321/\6789/\9876/------------------信号DB-2
baijingdong
·
2020-07-09 13:30
uart
rs232
xilinx
verilog
xilinx
fpga
串口通信
design
verilog
limp-cloud:微服务日志
模块设计
二、问题分析日志
模块设计
目前首先想到的如上两种方案一:每个微服务提供者集成日志模块以及相关的库表(如图上方案一),这种集成方式以及使用方式区别不大,但是意味着存在1.
十年呵护
·
2020-07-09 07:17
APP支付
模块设计
分析
本文作者分享了关于APP支付
模块设计
中的详细流程和需要注意的问题,并提出了自己的思考,与大家分享。
tea_year
·
2020-07-09 05:32
IT
教育
手机支付
最低成本打造ros机器人底盘:ros系统与底盘stm32驱动板通信
实体图如下,采用杜邦线加
模块设计
。简单易用,可实现插拔,随意插拔适配。
xiaovdiy
·
2020-07-09 04:33
ros小车
20160222学习记录
1.产品:交互设计,需求分析,数据分析,产品测试2.我按照个人经验,把产品经理分成几级第一级:正确地分析用户场景,数据与反馈,完成产品
模块设计
。
探未实验室
·
2020-07-09 02:56
ssh框架简单练习----------个人信息管理系统的设计与实现
..41.1论文研究目的和意义...41.2研究内容及目标...42系统需求分析...42.1体系结构...42.2系统功能需求...52.3各模块用例描述...53系统总体设计...73.1系统功能
模块设计
颺灏
·
2020-07-08 22:20
ssh框架
权限管理
模块设计
我们比较常见的就是基于角色的访问控制,用户通过角色与权限进行关联。简单地说,一个用户拥有多个角色,一个角色拥有多个权限。这样,就构造成“用户-角色-权限”的授权模型。在这种模型中,用户与角色之间、角色与权限之间,通常都是多对多的关系。如下图:基于这个,得先了解角色到底是什么?我们可以理解它为一定数量的权限的集合,是一个权限的载体。例如:一个论坛的“管理员”、“版主”,它们都是角色。但是所能做的事情
weixin_30722589
·
2020-07-08 14:34
实例十二 UART的发送与接收
模块设计
6.1实例十二UART的发送与接收
模块设计
6.1.1.本章导读设计目的(1)学习UART的工作原理,并用verilog设计编写UART的发送/接收模块。(2)熟练运用Robei软件进行调试模拟仿真。
FPGA攻城狮
·
2020-07-07 09:37
Robei案例
高校
Robei
FPGA
教育
湖南大学计算机科学与技术大二实训综合作业
201508010230指导教师:方恺晴完成时间:2017年9月12日一、设计背景4二、实验硬件说明41.STC实验板的概况42.STC实验板的组成结构43.STC实验板相关电路的原理图5二、设计目标与功能10三、软件功能
模块设计
ancientj
·
2020-07-07 03:56
Vue + Spring Boot 项目实战(十一):用户角色权限管理
模块设计
第二部分目录*总目录Vue+SpringBoot项目实战(十一):用户角色权限管理
模块设计
Vue+SpringBoot项目实战(十二):访问控制及其实现思路Vue+SpringBoot项目实战(十三):
Evan-Nightly
·
2020-07-06 23:08
Vue.js
+
Spring
Boot
项目实战
不管你做哪个行业,都需要匠心精神,满怀情怀的去工作
匠心营造:唤醒沉睡的匠心精神匠心营造:用完整的产业链打造资产永动机精心打造:精于创新
模块设计
,成于工匠精神细心运营:用心经营是最好的口碑和广告商业的春天在我们手里(来源于:新城控股联席总裁陈德力)一个干商业地产的从事人员需满足以下
商业地产精选
·
2020-07-06 19:15
2020.03.08测试题3
小J是负责每场比赛后MVP评选
模块设计
的,如何根据每个队员在游戏中的表现,评选出当场的MV
zzu957
·
2020-07-06 15:05
C语言每周测试
c语言
国产EDA工具Robei与Quartus ii联合使用(及在Rrobei设计中一些小技巧)
Robei是一款全新的拥有自主知识产权的集成电路设计工具,不仅具备传统的设计工具的代码编写、编译、仿真功能,更增加了可视化和模块化设计理念,具有
模块设计
透明化,方便模块重新利用,加快设
千歌叹尽执夏
·
2020-07-06 15:17
FPGA
FPGA
EDA
基于QT开发的开源局域网联机UNO卡牌游戏报告(附github仓库地址)
yunwei37/UNO-game-oop目录1.需求分析1.1.UNO卡牌游戏的基本功能1.2.UNO卡牌游戏的规则2.总体设计3.系统设计难点3.1.前端3.2.后端3.3.前后端接口3.3.1.交互定义4.
模块设计
云微123
·
2020-07-06 15:51
程序设计语言
游戏
c++
Qt
网络
多线程
关于软件设计文档编写
在这方面也花了好些精力去探索它,总希望能够找到一种适合自己的软件设计文档编写方法,但一直都没有找到,也曾尝试着去套一些国标之类的文档模板,但总是感觉设计思想是有,但写起文档来却力不从心,没办法将系统及子
模块设计
思想真实的反映到文档
黄双全
·
2020-07-06 13:57
容易被忽略的电源
模块设计
问题
虽然采用模块式的设计有以上的多个优点,但模块式设计以至板上直流/直流转换器设计也有本身的问题,很多人对这些问题认识不足,或不给予足够的重视。以下是其中的部分问题:“●输出噪音的测量;●磁力系统的设计;●同步降压转换器的击穿现象;●印刷电路板的可靠性。这些问题会将在下文中一一加以讨论,同时还会介绍多种可解决这些问题的简单技术。输出噪音的测量技术所有采用开关模式的电源供应器都会输出噪音。开关频率越高,
zitn2019
·
2020-07-06 13:56
抑制电源模块电磁干扰的几种方法
如何抑制电磁干扰,一直都是开关电源
模块设计
中不可忽视的问题,其不仅关系到电源模块本身的可靠性,也关系到整个应用系统的安全和稳定性。全面抑制开关电源模块的各种噪声干扰才会使开关电源模块得到更广泛的应用。
zitn2019
·
2020-07-06 13:56
Nios/uCOS II笔记---软件使用综合
Qsys自带IP:CLKResetNIOSProcessorPeripherals使用自定义IP:按照Avalon规范编写HDL进行IP仿真测试添加到Qsys工程目录设置参数添加到kernel2)HDL
模块设计
zhuyonghao123
·
2020-07-06 13:58
Nios/uCOS
II
基于FPGA的UART串口发送
模块设计
文章目录1.RS232通信接口标准2.UART关键参数及时序图3.UART异步串行通信发送
模块设计
与实现3.1波特率设置模块3.1.1Verilog代码实现3.2波特率时钟产生模块3.2.1波特率时钟Verilog
星辰燎原
·
2020-07-06 08:53
FPGA基础学习
上一页
24
25
26
27
28
29
30
31
下一页
按字母分类:
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他