紫光同创FPGA

数字IC笔试题——门控时钟与控制信号电平、与门门控、或门门控、上升沿门控、下降沿门控

NANDGate或者ANDGate实现的门控时钟，控制信号只能在时钟的低电平处进行跳变；对于用ORGate或者NORGate实现的门控时钟，控制信号只能在时钟的高电平处跳变（）A.正确B.错误答案：AFPGA
FPGA探索者·2024-01-22 00:24

国产智多晶FPGA 带Cortex-M3硬核CPU的FPGA器件简介

大家好，我是小梅哥，这里给大家介绍国产FPGA厂家“西安智多晶”微电子带Cortex-M3硬核CPU的FPGA芯片的相关资源。本博客将陆续发表更多国产FPGA的开发和使用方法。
小梅哥爱漂流·2024-01-21 20:39

Alinx ZYNQ 7020 LED调试--in RAM

设置拨码开关为JTAG方式烧写LEDbitstreama.点击“Programdevice”烧录程序到FPGA中（重新上电程序就丢失了）b./01_led/led.runs/impl_1/led.bit
Kent Gu·2024-01-21 20:37

Gowin FPGA的使用——GW2A系列rPLL

提示：文章写完后，目录可以自动生成，如何生成可参考右边的帮助文档GowinFPGA的使用——GW2A系列rPLL前言原语PLL结构占空比和相移的设置前言使用GUI来配置rpll还是很明了的，这个不需要太多说明就能直接使用了
十年老鸟·2024-01-21 14:34

FPGA中为什么不能双时钟触发

1双沿触发写法always@(posedgeclkornegedgeclk)beginA<=1’b0;end这种写法是错误的，因为在FPGA的内部所有的寄存器只支持单沿采样触发，因此在编写RTL级代码时
CWNULT·2024-01-21 14:34

人工智能神经网络概念股,神经网络芯片概念股

硬件智能包括：汉王科技、康力电梯、慈星股份、东方网力、高新兴、紫光股份。软件智能包括：金自天正、科大讯飞。其他类包括：中科曙光、京山轻机。谷歌人工智能写作项目：小发猫2、人工智能股票有哪些？
小六oO·2024-01-21 09:41

算力网络调研笔记

而专用芯片，主要是指FPGA和ASIC。FPGA，是可编程集成电路。它可以通过硬件编程来改变内部芯片的逻辑结构，但软件是深度定制的，执行专门任务。ASIC，
剩下的盛夏~·2024-01-21 09:00

汇总阿里云ECS云服务器实例升降配不支持变配的规格列表

InstanceTypes分享：阿里云ECS实例不支持变配的规格族列表ECS实例规格族实例规格大数据型d1、d1ne本地SSD型i1、i2、i2gGPU计算型vgn5i、gn5、gn6iGPU图形加速ga1FPGA
m0_60783610·2024-01-21 06:41

Windows系统下阿里云GPU服务器从搭建到tensorflow训练

新建新的虚拟环境1.3在JupyterNotebook中增加kernel1.4删除虚拟环境1.5whl文件安装第三方库2.检查GPU使用Spyder相关操作基本框架阿里云GPU服务器，实例为异构计算GPU/FPGA
5astill·2024-01-21 06:39

什么是JTAG和SWD接口协议，和各类仿真器

现在多数的高级器件都支持JTAG协议，如ARM、DSP、FPGA器件等。标准的JTAG接口是4线：TMS、TCK、TDI、TDO，分别为模式选择、时钟、数据输入和数据输出线。
在邯郸睡大觉·2024-01-21 01:35

FPGA-超声波避障小车(ego1)

基于FPGA的超声波避障小车，利用ego1的100HZ时钟，我们可以自己定义不同占空比的PWM来控制电机的转速和舵机的角度，我们可以通过自己写计时器获得超声波来回所需的时间来测量距离，根据距离的远近返回来控制电机的转速以及舵机转动的角度
SRT_WUke·2024-01-21 00:15

霜晨月

白裳清素牵尘肆舞添出莺啼柳疏向春诉辗转劫渡拈泥叩土目睹日落星除却道无桃夭艳妩倚枝觉枯淡去春华渐逐已盛去(和别人共同创作)
韵泱·2024-01-20 16:41

FPGA高端项目：Xilinx Artix7 系列FPGA纯verilog图像缩放工程解决方案 提供4套工程源码和技术支持

目录1、前言版本更新说明给读者的一封信FPGA就业高端项目培训计划免责声明2、相关方案推荐我这里已有的FPGA图像缩放方案本方案在XilinxKintex7系列FPGA上的应用本方案在国产FPGA紫光同创系列上的应用本方案在国产
9527华安·2024-01-20 11:03

FPGA之分布RAM(1)

SLICEM资源可以实现分布式RAM。可以实现的RAM类型：单口RAM双端口简单的双端口四端口下表给出了通过1SLICEM中的4个LUT可以实现的RAM类型1.32X2QuadPortDistributedRAM我们介绍过把6输入LUT当作2个5输入LUT使用，在这里，就可以同一个LUT实现数据位宽的增加。对于32X2的4口RAM,如下图所以,代表了输入和输出的数据位宽都是2bit,深度是32.4
行者..................·2024-01-20 11:02

SaaS 与 AWS 云：协同创新的崭新时代

在云计算的潮流下，SaaS（SoftwareasaService）模型和AWS（AmazonWebServices）云平台的结合为企业带来了前所未有的灵活性、可扩展性和效率。这两者的协同作用开启了一场数字化时代的创新浪潮，重新定义着企业软件交付和基础设施管理的方式。SaaS：创新的服务模型SaaS作为一种服务交付模型，为用户提供了通过互联网访问和使用软件应用的便利性。它将软件的交付与维护解耦，用户
benhuyun_dev·2024-01-20 10:35

【FPGA & Verilog】手把手教你实现一个DDS信号发生器

信号发⽣器的设计与实现1.输出波形：⽅波（占空⽐50%）、锯⻮波、三⻆波、脉冲信号（占空⽐连续可调）、正弦波、任意波等2.输出频率：100KHz3.波形选择：使⽤拨码开关选择思路：使用FPGA搭建信号发生器
去追远风·2024-01-20 09:52

【FPGA & Verilog】使用教程 3-8译码器（原理图输⼊设计）

实验一：3-8译码器（原理图输⼊设计）⼀：实验⽬的1.了解3-8译码器的电路原理，掌握组合逻辑电路的设计⽅法2.掌握QuartusII软件原理图输⼊设计的流程⼆：实验内容2.1设计输⼊1.将3-8译码器A、B、C端作为输⼊，Y作为输出。2.其余引脚按照3-8译码器功能要求连接。2.2电路仿真1.激励⽂件的输⼊包含A、B、C的8种状态2.功能仿真三：实验报告1.给出3-8译码器的真值表：2.实验步骤
去追远风·2024-01-20 09:52

展锐T618_虎贲T618紫光展锐安卓核心板规格参数

基于紫光展锐八核T618平台的纯国产化方案，采用了开放的智能Android操作系统，并集成了4G网络、2.5G+5G双频WIFI(可支持1*1MIMO)、BLUETOOTH近距离无线传输技术以及GNSS
深圳智物通讯·2024-01-20 06:31

通过EMIF接口实现FPGA与DSP的高速连接（方法）

FPGA和DSP通过EMIF（ExternalMemoryInterface）接口连接是一种常见的高速数据通信方式。
AigcFox·2024-01-20 01:19

基于FPGA实现通信系统：Verilog与HLS的选择与应用

基于FPGA实现通信系统通常涉及使用硬件描述语言（HDL）来定义硬件电路的行为。Verilog是一种常用的HDL，适用于在FPGA上实现数字通信系统。
AigcFox·2024-01-20 01:19

FPGA时序分析与时序约束(四)——时序例外约束

目录一、时序例外约束1.1为什么需要时序例外约束1.2时序例外约束分类二、多周期约束2.1多周期约束语法2.2同频同相时钟的多周期约束2.3同频异相时钟的多周期约束2.4慢时钟域到快时钟域的多周期约束2.5快时钟域到慢时钟域的多周期约束三、虚假路径约束四、最大/最小延时约束一、时序例外约束1.1为什么需要时序例外约束在STA中时序分析工具默认的时序检查方式可能与实际情况不吻合，此时就需要额外增加一
STATEABC·2024-01-20 01:48

vivado RTL运行方法检查、分析方法报告、报告DRC

运行方法检查VivadoDesignSuite提供基于超快设计的自动化方法检查使用“报告方法论”命令的FPGA和SoC（UG949）方法论指南。
cckkppll·2024-01-19 22:42

vivado 调试设计

调试设计概述FPGA设计的调试是一个多步骤的迭代过程。
cckkppll·2024-01-19 22:42

基于FPGA的图像双边滤波实现,包括tb测试文件和MATLAB辅助验证

目录1.算法运行效果图预览2.算法运行软件版本3.部分核心程序4.算法理论概述4.1双边滤波数学模型4.2双边滤波的特性4.3FPGA实现架构5.算法完整程序工程1.算法运行效果图预览将FPGA数据导入到
简简单单做算法·2024-01-19 20:54

关于读《程序化广告》的随记1

一、序社会化营销和程序化营销的区别社会化营销：是基于媒体、平台或自媒体内容的发布，通过与用户互动、扩散传播内容，甚至协同创造新的内容来产生效果。
Thomas_梁·2024-01-19 19:36

AI 内容分享(七)：加速计算，为何会成为 AI 时代的计算力“新宠”

目录什么是加速计算加速计算解决方案硬件GPU应用型专用集成电路ASIC现场可编程逻辑门阵列FPGA软件CUDAOpenCL网络加速计算应用场景生成式AI加快训练时间处理大型数据集创建复杂模型实时功能高效的计算梯度
之乎者也··2024-01-19 17:51

答案不一定在远方，“出路”不是一条“路”

对于这种“出走”，让我想起了鸣响雪松丛书的第四本《共同创造》里的一则寓言故事，说的是两兄弟
夜莺Louisa·2024-01-19 17:52

24.1.19学习笔记：linux之chroot、mkdir -p、sudo userdel -r olduser、sudo mount -t和sudo mount -o、proc和sysfs文件系统

mkdir-p:-p是parents的简写，作用是创建指定的目录的时候，如果路径上面的任何一个上级目录不存在，会一同创建它们。目的是确保想要被创建的目录一定会被创建成功。
何浩钧·2024-01-19 15:53

今天，你摸鱼了吗

共同创业的老公都能一脚踢走，更别提划水摸鱼的
聼雨斋·2024-01-19 14:19

FPGA按钮消抖实验

本章利用FPGA内部来设计消抖，即采取软件消抖。按键的机械特性，决定着按键的抖动时间，一般抖动时间在5ms~10ms。消抖，也意味着，每次在按键闭合或松开期间，跳过
QYH2023·2024-01-19 13:56

FPGA引脚物理电平（内部资源，Select IO）-认知2

引脚电平TheSelectIOpinscanbeconfiguredtovariousI/Ostandards,bothsingle-endedanddifferential.•Single-endedI/Ostandards(e.g.,LVCMOS,LVTTL,HSTL,PCI,andSSTL)•DifferentialI/Ostandards(e.g.,LVDS,Mini_LVDS,RSDS,
Kent Gu·2024-01-19 13:25

FPGA物理引脚，原理（Pacakge and pinout）-认知3

画FPGA芯片引脚封装图（原理），第一是参考开发板(根据一下描述了解总览），第二是研究Datasheet.ASCIIPinoutFileZynq-7000AllProgrammableSoCPackagingandPinout
Kent Gu·2024-01-19 13:25

FPGA 多路分频器实验

1概述在FPGA中，时钟分频是经常用到的。本节课讲解2分频、3分频、4分频和8分频的Verilog实现并且学习generate语法功能的应。
QYH2023·2024-01-19 13:22

FPGA时序分析与时序约束（Vivado）

FPGA时序分析与时序约束（Vivado）（1）内部资源（2）传输模型分析（寄存器到寄存器）（3）时序约束操作1约束主时钟2约束衍生时钟3设置时钟组（4）查看报告（1）内部资源后缀L的这个单元中，会生成锁存器查看布线定位线路
云影点灯大师·2024-01-19 13:40

畅兄：如何拆解同行

拆解同行的心法：先正确再不同创业最重要的问题是现金流，先活着再赚钱。再不同，打差异化与众不同，借力同行的资源、粉丝，借力打力举例：情感行业的。找十个同行，采集它们的十段最火的短视频文案。
畅兄赚法·2024-01-19 11:37

关于天然与“天然文化”的理论体系

请我亲爱的弟子们，每天务必花四、五分钟的时间来认真地学习和理解“天然文化”，让我们共同创建的“天然文化
554ffaa1b339·2024-01-19 06:46

贵阳贵安持续打造面向全国的算力保障基地

2021年5月，国家发展改革委、中央网信办、工业和信息化部、国家能源局联合印发《全国一体化大数据中心协同创新体系算力枢纽实施方案》，首次提出“东数西算”工程；同年12月，国家发展改革委等部门正式批复同意贵州省启动建设全国一体化算力网络国家枢纽节点
shujuguan2023·2024-01-19 05:59

编程判断输入一个文件是否为可执行文件_【正点原子FPGA连载】第三章Linux C编程入门-领航者ZYNQ之linux开发指南...

&id=6061601087613）全套实验源码+手册+视频下载地址：http://www.openedv.com/docs/boards/fpga/zdyz_linhanz.html4）对正点原子FPGA
weixin_39976153·2024-01-19 02:33

《RVfpga：理解计算机体系结构》3.0 版本更新上线

《RVfpga：理解计算机体系结构》3.0版本更新上线，扫码进入官网注册申请获取。
Imagination官方博客·2024-01-19 00:27

南京观海微电子----Verilog流水线设计——Pipeline

1.前言在工程师实际开发过程中，可能会经常遇到这样的需求：数据从数据源端不断地持续输入FPGA，FPGA需要对数据进行处理，最后将处理好的数据输出至客户端。在数据处理过程中，可能需要一系列的处理步骤。
9亿少女的噩梦·2024-01-18 22:33

Altium Designer简介以及下载安装

一、AltiumDesigner简介AltiumDesigner是一款功能强大的电子设计自动化（EDA）软件，用于设计和开发PrintedCircuitBoard（PCB）和FPGA（Field-ProgrammableGateArray
@daiwei·2024-01-18 21:45

基于Xilinx的Kintex-7系列XC7K325T的硬件加速卡

产品型号:B-PCIE-K7F5XILINX的Kintex-7系列FPGA处理器B-PCIE-K7F5是一款基于PCIExpress总线架构的高性能FPGA算法加速卡，该板卡采用Xilinx的高性能28nm7
打怪升级ing·2024-01-18 21:07

光纤数据转发卡学习资料保存：基于Xilinx Kintex-7 XC7K325T 的FMC/千兆以太网/SATA/四路光纤数据转发卡

基于XilinxKintex-7XC7K325T的FMC/千兆以太网/SATA/四路光纤数据转发卡一.板卡概述本板卡基于Xilinx公司的FPGAXC7K325T-2FFG900芯片，pin_to_pin
hexiaoyan827·2024-01-18 21:35

基于Xilinx Kintex-7 FPGA K7 XC7K325T PCIeX8 四路光纤卡 光纤PCIe卡

基于XilinxKintex-7FPGAK7XC7K325TPCIeX8四路光纤卡一、板卡概述板卡主芯片采用Xilinx公司的XC7K325T-2FFG900FPGA，pin_to_pin兼容FPGAXC7K410T
hexiaoyan827·2024-01-18 21:35

基于Xilinx Kintex-7 FPGA K7 XC7K325T PCIeX8 四路光纤卡226

基于XilinxKintex-7FPGAK7XC7K325TPCIeX8四路光纤卡正在上传…重新上传取消一、板卡概述板卡主芯片采用Xilinx公司的XC7K325T-2FFG900FPGA，pin_to_pin
hexiaoyan827·2024-01-18 21:35

基于Xilinx K7-410T的高速DAC之AD9129开发笔记（一）

引言：从本文开始，我们介绍下项目中设计的并行LVDS高速DAC接口设计，包括DAC与FPGA硬件接口设计、软件设计等。
FPGA技术实战·2024-01-18 21:34

提高Xilinx FPGA Flash下载速度

最近在编写完FPGA逻辑，成功生成.bin文件后，可以通过Vivado软件进行设置，提高烧写速度。操作如下：（1）布局布线完成后，点击OpenImplementation。
FPGA技术实战·2024-01-18 21:04

Xilinx FPGA DDR3设计（三）DDR3 IP核详解及读写测试

01.DDR3IP核概述7系列FPGADDR接口解决方案如图1所示。
FPGA技术实战·2024-01-18 21:04

SOM-TLK7是一款基于Xilinx Kintex-7系列FPGA自主研发的核心板

核心板简介基于XilinxKintex-7系列FPGA处理器；FPGA芯片型号为XC7K325T-2FFG676I，兼容XC7K160T/410T-2FFG676I，NORFLASH256Mbit，DDR3512M
Tronlong创龙·2024-01-18 21:34

创龙基于Xilinx Kintex-7系列高性价比FPGA开发板SFP+接口

处理器XilinxKintex-7系列FPGA处理器，芯片型号为XC7K325T-2FFG676I，兼容XC7K160T/410T-2FFG676I，高达326K逻辑单元，840个DSPSlice，硬件如下图
Tronlong_·2024-01-18 21:34
上一页 9 10 11 12 13 14 15 16 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他