视频图像编解码FPGA

编解码视频测试序列集

最近测试解码器性能，搜集了一下可以免费的测试序列及，现在罗列如下，有很多需要：1、h264的视频测试序列集https://pi4.informatik.uni-mannheim.de/~kiess/test_sequences/download/2、HEVC测试序列https://blog.csdn.net/baidu_28446365/article/details/80180070https:
泰勒朗斯·2023-08-27 00:11

实时音频编解码之十一Opus编码

第四章Opus编码Opus是较为成熟的开源商用语音编解码器，其编码质量高且无版权使用费，因WebRTC标准中规定要支持该音频编码器，所以当今各大浏览器都支持Opus编码器。
shichaog·2023-08-26 22:46

基于FPGA的Lorenz混沌系统verilog开发,含testbench和matlab辅助测试程序

目录1.算法运行效果图预览2.算法运行软件版本3.部分核心程序4.算法理论概述5.算法完整程序工程1.算法运行效果图预览将vivado的仿真结果导入到matlab显示三维混沌效果：2.算法运行软件版本vivado2019.2matlab2022a3.部分核心程序testbench如下所示：`timescale1ns/1ps////Company://Engineer:////CreateDate:
简简单单做算法·2023-08-26 16:47

Cadence+硬件每日学习十个知识点（43）23.8.23 （fpga的资源，大电阻会影响上拉时间，cadence软件使用ibis模型转换成dml模型的仿真分析类型，MPU比MCU更复杂）

文章目录1.fpga的这些资源都是什么意思，解释一下？2.在DCDC芯片的PG引脚，需要上拉，这里上拉电阻选10K和100K，有什么区别？
阿格在努力·2023-08-26 15:43

板卡设计+硬件每日学习十个知识点（44）23.8.24 （检测单元设计，接口部分设计，板卡电源输入设计，电源检测电路）

然后设计检测单元GD32的功能电路，包括温度监测、电压监测、电流监测、FPGA启动检
阿格在努力·2023-08-26 15:41

使用c语言库asn1c对asn文件格式实现编解码

针对asn文件编解码工作，asn1c这个开源工具对c/c++的支持非常好。可以很方便的安装和使用，目前这个工具是开源的，最新版本是0.9.28，项目地址：github.com/vlm/asn1c。
luffy5459·2023-08-26 13:07

深入浅出AXI4协议（1）——概述

写在前面从这篇文章开始，我们将正式进入AXI4协议的学习，在xilinx系列的FPGA中，AXI4协议的使用是非常广泛的，很多的IP核都会支持AXI接口，而如果使用的是zynq系列，那AXI协议的学习更是重中之重
apple_ttt·2023-08-26 13:31

基于NXP iMX8处理器扩展外部 SGTL5000 音频接口

ByToradex胡珊逢ApalisiMX8计算机模块的数字音频接口SAI（SynchronousAudioInterface）可以配置为AC97、I2S格式，用于连接外部音频编解码器。
toradexsh·2023-08-26 12:30

GFPGAN 集成Flask 接口化改造

GFPGAN是一款腾讯开源的人脸高清修复模型，基于github上提供的demo，可以简单的集成Flask以实现功能接口化。GFPGAN的安装，Flask的安装请参见其他文章。
控场的朴哥·2023-08-26 11:28

FPGA——理解I2C

I2C总线是一种简单、双向二线制同步串行总线。它只需要两根线即可在连接于总线上的器件之间传送信息。简单的来说通信用的，两条线。一条时钟线，一条数据线。换句话说就是数据包将从主设备（处理器）传输到外围设备一样（再简单点像一条赛道，从起点跑到终点，你的人从起点传输到了终点）
樑衛東·2023-08-26 10:33

短视频矩阵系统接口部署技术搭建

前言短视频矩阵系统开发涉及到多个领域的技术，包括视频编解码技术、大数据处理技术、音视频传输技术、电子商务及支付技术等。
-- yx898978·2023-08-26 09:50

FPGA应用于图像处理

FPGA应用于图像处理FPGA（Field-ProgrammableGateArray）直译过来就是现场可编程门阵列。
呓语煮酒·2023-08-26 08:52

FPGA实现10G万兆网TCP/IP 协议栈，纯VHDL代码编写，提供服务器和客户端2套工程源码和技术支持

目录1、前言免责声明2、我这里已有的以太网方案3、该TCP/IP协议栈性能常规性能支持多节点FPGA资源占用少数据吞吐率高低延时性能4、TCP/IP协议栈代码详解代码架构用户接口代码模块级细讲顶层模块PACKET_PARSING
9527华安·2023-08-26 08:29

FPGA GTX全网最细讲解，aurora 8b/10b协议，OV5640摄像头视频传输，提供2套工程源码和技术支持

目录1、前言免责声明2、我这里已有的GT高速接口解决方案3、GTX全网最细解读GTX基本结构GTX发送和接收处理流程GTX的参考时钟GTX发送接口GTX接收接口GTXIP核调用和使用4、设计思路框架视频源选择OV5640摄像头配置及采集动态彩条视频数据组包GTXaurora8b/10b数据对齐视频数据解包图像缓存视频输出5、vivado工程1-->2路SFP传输6、vivado工程2-->1路SF
9527华安·2023-08-26 08:59

FPGA纯verilog手写HDMI发送IP 提供源码和技术支持

Xilinx原语和自己手写的代码实现了HDMI发送功能，纯verilog手写，有源码，也提供封装好的IP，你喜欢用例化的方式就用源码，你喜欢搭建BD工程就用IP，目前IP的适应器件为zynq，如果是用7系列FPGA
9527华安·2023-08-26 08:29

FPGA实现GTX视频传输，全网最细讲解，提供2套工程源码和技术支持

目录1.前言：2.工程整体框架：3.GTXIP配置及细节讲解4.GTX收发数据编解码讲解5.工程1介绍：OV5640转GTX6.工程2介绍：HDMI转GTX7.上板调试8.福利领取1.前言：没玩儿过GXP
9527华安·2023-08-26 08:28

FPGA采集IT6802视频HDMI输出，提供两套工程源码和技术支持

IT6802是宝岛台湾联阳半导体设计生产的HDMI接受芯片，数据手册有49页，编程手册79页，想要看懂并操作还是有难度的，所以直接上干货。开发板：Kintex7板子；开发环境：vivado2019.1；输入：IT6802解码的HDMI视频流；输出：HDMI；提供两套工程：第一套：IT6802采集后直接环出显示；第二套：IT6802采集后经DDR3缓存三帧后输出显示；芯片架构如下：视频接受处理流程如
9527华安·2023-08-26 08:58

FPGA GTX全网最细讲解，aurora 8b/10b协议，HDMI视频传输，提供2套工程源码和技术支持

目录1、前言免责声明2、我这里已有的GT高速接口解决方案3、GTX全网最细解读GTX基本结构GTX发送和接收处理流程GTX的参考时钟GTX发送接口GTX接收接口GTXIP核调用和使用4、设计思路框架视频源选择IT6802解码芯片配置及采集动态彩条视频数据组包GTXaurora8b/10b数据对齐视频数据解包图像缓存视频输出5、vivado工程1-->2路SFP传输6、vivado工程2-->1路S
9527华安·2023-08-26 08:27

【接口时序】QSPI Flash的原理与QSPI时序的Verilog实现

软件平台与硬件平台软件平台：1、操作系统：Windows-8.12、开发套件：ISE14.73、仿真工具：ModelSim-10.4-SE4、Matlab版本：Matlab2014b/Matlab2016a硬件平台：1、FPGA
うちは止水·2023-08-26 05:18

USB音频芯片SSS1700 鑫创优势替代CM6533参考设计|SSS1700规格24bit 96KHZ |替换CM6533方案

CmediaCM6533是一款USB音频编解码器，内部嵌入8051内核，适用于耳麦，移动娱乐设备直插移动音箱（docking），USB音箱，USB麦克风等应用。
q2755130042·2023-08-26 05:11

USB音频芯片SSS1700 鑫创优势替代CM6533参考设计|SSS1700规格24bit 96KHZ |替换CM6533方案

CmediaCM6533是一款USB音频编解码器，内部嵌入8051内核，适用于耳麦，移动娱乐设备直插移动音箱（docking），USB音箱，USB麦克风等应用。
q2755130042·2023-08-26 05:40

SOPC之NIOS Ⅱ实现电机转速PID控制

通过FPGA开发板上的NIOSⅡ搭建电机控制的硬件平台，包括电机正反转、编码器的读取，再通过软件部分实现PID算法对电机速度进行控制，使其能够渐近设定的编码器目标值。
STATEABC·2023-08-26 04:35

SOPC之NIOS Ⅱ实现电机转速PID控制(调用中断函数)

通过FPGA开发板上的NIOSⅡ搭建电机控制的硬件平台，包括电机正反转、编码器的读取，再通过软件部分实现PID算法对电机速度进行控制，使其能够渐近设定的编码器目标值。
STATEABC·2023-08-26 04:35

2020-12-23

image.png步骤2创建应用，在线开发设备Profile与编解码插件在OceanConnect平台主界面点击“新建项目”，创建新项目；36
ZH1232·2023-08-26 03:51

计数器简介以及FPGA实现

在FPGA开发中，一切与时间有关的设计都会用到计数器，所以学会设计计数器至关重要。
世界上的另一个我(ಥ_ಥ)·2023-08-26 02:01

FPGA刷题——计数器（简易秒表、可置位计数器、加减计数器）

继续牛客网刷题，这篇是计数器部分：目录简易秒表可置位计数器加减计数器计数器是非常基本的使用，没有计数器就无法处理时序。简易秒表这一题实现了秒和分的计数器，当秒计数器从1-60，分计数器+1，当分计数器=60，清零分计数器。用一段always就可以实现，代码如下：modulecount_module(inputclk,inputrst_n,outputreg[5:0]second,outputreg
朴实妲己·2023-08-26 02:01

FPGA学习日志——计数器counter

计数器counter实验目标：每个时钟周期加一，在实验中采用50Mhz的时钟，即一秒钟计数50M-1个/或0.5s计数25M-1个。同时利用LED小灯在0.5s熄灭，后0.5s点亮。实验框图与波形图：实验代码modulecounter#(parameterCNT_MAX=25'd24_999_999)(inputwiresys_clk,inputwiresys_rst_n,outputregled
Chendy_00·2023-08-26 02:31

FPGA学习篇之计数器

FPGA学习篇之计数器文章目录FPGA学习篇之计数器前言一、普通计数器二、环形计数器三、扭环形计数器（约翰逊计数器）总结前言  在数字电路中计数是最基本的运算，计数器就是用来实现计数的电路。
IC小白'·2023-08-26 02:31

FPGA 计数器

时钟：50MHz（周期为20ns）计数值：2500*2（由0到2499）计数周期：20ns*5000=100000ns=100us=0.1ms模块代码：modulecounter(Clk,led,Rst_n);inputClk;inputRst_n;outputregled;reg[24:0]cnt;always@(posedgeClkornegedgeRst_n)beginif(Rst_n==0
小狗爱晴天·2023-08-26 02:30

FPGA——计数器（分频器)(LED闪烁)设计流程

目录设计定义设计输出（画出设计图）代码编写（根据上面设计图设计代码）设计图解析控制时间的计算由以上分析编写代码功能仿真设计定义以设备50Mhz频率为例50msled翻转一次设计输出（画出设计图）注：本图主要分析计数器，led的反相器和低电平复位与计数器无关故先不看代码编写（根据上面设计图设计代码）设计图解析clk根据设备频率控制时间cnt记载时钟周期个数输入数控制反转时间cnt与输入数相等时led
小白变形计·2023-08-26 02:00

【FPGA】FPGA入门 —— 基本开发流程

FPGA入门1.FPGA入门2.FPGA开发流程3.二选一多路器-快速熟悉开发环境及流程1.FPGA入门快速上手verilog语法状态机，线性序列机FPGA常见的设计方法自己写代码，下载代码进行使用，使用厂家
浮光 掠影·2023-08-26 02:00

【FPGA】 3-8译码器 —— 组合逻辑 | 熟悉语法及开发环境

文章目录1.设计输入2.分析综合3.功能仿真4.板爷调试继续熟悉基于vivado的FPGA开发流程。。
浮光 掠影·2023-08-26 02:00

【FPGA】verilog语法的学习与应用 —— 位操作 | 参数化设计

【FPGA】verilog语法的学习与应用——位操作|参数化设计学习新语法，争做新青年计数器实验升级，让8个LED灯每个0.5s的速率循环闪烁，流水灯ahh好久不见~去年光这个就把我折磨够呛。。
浮光 掠影·2023-08-26 02:00

fpga[1]计数器(附源码)

在许多大型电路中必然有计数器电路的身影，可以说了解并掌握计数器的设计方法是学习fpga的第一步。本文使用的软件是QuartusII13.
pace_huang·2023-08-26 02:30

二、11【FPGA】时序逻辑电路——计数器

学习视频：是根据野火FPGA视频教程——第十三讲https://www.bilibili.com/video/BV1nQ4y1Z7zN?
追逐者-桥·2023-08-26 02:30

【FPGA】计数器 —— 时序逻辑

小边想要日更！盲猜明天就会断hh，因为明晚我应该在疯狂看计网。。文章目录1.设计输入2.功能仿真3.板子调试时序逻辑基本概念：输出还与时钟信号相关D触发器-也就是有“记忆”特性，能存储电平状态计数器基本概念，基本4位加法器结构图计数值与技术时间之间的关系1.设计输入设计一个以每隔1s闪烁的LED灯(亮灭各500ms)CK在一般系统中非常稳定50MHz——一周期20ns那~就+(500ms/20ns
浮光 掠影·2023-08-26 02:59

FPGA之手把手教你做多路信号发生器（STM32与FPGA数据互传控制波形生成）

设计代码1.顶层文件代码2.波形生成模块3.ROM例化4.PLL例化5.引脚分配总结博主的念叨博主建了一个技术资源分享的群，开源免费，欢迎进来唠嗑280730348最近趁热打铁做了一个关于STM32与FPGA
技术小董·2023-08-26 01:54

ZYNQ的PL端口不利用DDR进行图像数据采集传输至其它地方

比如ZYNQ纯FPGA里面的以太网传输OV5640图像数据，是通过FIFO的方案。还有一种是在网上搜索到的，利用BRAM去缓存数据。
技术小董·2023-08-26 01:54

【FPGA】Quartus18.1的安装以及使用

下载https://www.intel.com/content/www/us/en/software-kit/665990/intel-quartus-prime-lite-edition-design-software-version-18-1-for-windows.html安装一路next建立一个全英文的文件夹，修改安装路径，点击next即可pojie软件在此链接：https://pan.b
像河与海fjx·2023-08-26 01:50

I2S协议

它通常用于连接音频设备，如数字音频处理器、音频编解码器、音频DAC和ADC等。I2S协议通过三根线进行数据传输：时钟线（SCLK）、数据线（SD）和帧同步线（WS）。
嵌入式@秋刀鱼·2023-08-26 00:37

火山引擎发布自研视频编解码芯片 压缩效率提升30%

8月22日，火山引擎视频云宣布其自研的视频编解码芯片已成功出片。
光锥智能·2023-08-25 22:19

火山引擎发布自研视频编解码芯片

2023年8月22日，火山引擎视频云宣布其自研的视频编解码芯片已成功出片。
CSDN云计算·2023-08-25 20:26

DDR与PCIe：高性能SoC的双引擎

掌握PCle协议和DDR协议可以有效地提升SoC的设计验证、FPGA的设计、亦或是系统级的开发效率。今天移知小编就带大家了解一下高性能SoC的“双引擎”——DD
移知·2023-08-25 19:10

怎么制作sip网络寻呼话筒，sip任意呼叫主机，

sip网络寻呼话筒，sip任意呼叫主机，所需材料一：SV-2103VPsip网络音频模块功能如下：SV-2101VP/SV-2103VP使用了AT32F437VGT7处理器构架加专业的双向音频Codec编解码器
深圳锐科达网络音频设备·2023-08-25 17:52

FPGA的秒表设计案例(verilog实现)

秒表设计案例案例1：秒表0案例2：秒表1案例3：秒表2案例1：秒表0实现功能：1位数码管实现0~9计数。实验现象：第1秒：1位数码管显示0，第2秒：1位数码管显示1，第3秒：1位数码管显示2，第4秒：1位数码管显示3，第5秒：1位数码管显示4，第6秒：1位数码管显示5，第7秒：1位数码管显示6，第8秒：1位数码管显示7，第9秒：1位数码管显示8，第10秒：1位数码管显示9，……10s一个周期，重复
Alice的博客·2023-08-25 17:35

gorpc

GoRPC可以利用tcp或http来传递数据，可以对要传递的数据使用多种类型的编解码方式。
换首歌给你听·2023-08-25 13:11

基于FPGA视频接口之HDMI2.0编/解码

简介为什么要特别说明HDMI的版本，是因为HDMI的版本众多，代表的HDMI速度同样不同，当前版本在HDMI2.1速度达到48Gbps，可以传输4K及以上图像，但我们当前还停留在1080P@60部分，且使用的芯片和硬件结构有很大差别，故将HDMI分为两个部分说明1080@60以下分辨率和4K以上分辨率（HDMI2.0）.HDMI硬件连接HDMI的硬件连接，大家估计都知道，电视后面那个，我们用的是H
Eidolon_li·2023-08-25 13:16

朱安江

图片发自App3接着编解码插件开发，新增消息；light数据上报，control数据下发。
安酱_b801·2023-08-25 12:13

Android12之ABuffer数据处理(三十四)

简介：CSDN博客专家，专注Android/Linux系统，分享多mic语音方案、音视频、编解码等技术，与大家一起成长！
Android系统攻城狮·2023-08-25 12:48

音视频FAQ（二）视频直播延时高

摘要延时高是实时互动技术中常见的问题之一，解决延时高问题需要综合考虑网络、设备、编解码算法等多个因素。解决方案包括优化设备端延时、优化网络传输延时和使用UDP进行音视频传输等。
ZEGO即构开发者·2023-08-25 03:50
上一页 75 76 77 78 79 80 81 82 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他