E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
视频图像编解码FPGA
h.264与h.263的区别
高质量的视频画面:H.264能够在低码率情况下提供高质量的
视频图像
,在较低带宽上提供高质量的图像传输是H.264的应用亮点。
计算机内卷的N天
·
2024-02-04 15:27
h.264
#Verilog
FPGA
实现乐曲演奏电路
FPGA
实现乐曲演奏电路音符对照表原理图代码实现音符对照表音名频率(Hz)半周期(us)12MHz分频系数音名频率(Hz)半周期(us)12MHz分频系数音名频率(Hz)半周期(us)12MHz分频系数低音
tz+
·
2024-02-04 15:45
FPGA
Verilog
自定义小系统的HDL设计与
FPGA
板级调试——乐曲演奏电路设计
作者:Saint掘金:https://juejin.im/user/5aa1f89b6fb9a028bb18966a微博:https://weibo.com/5458277467/profile?topnav=1&wvr=6&is_all=1GitHub:github.com/saint-000CSDN:https://me.csdn.net/qq_40531974自定义小系统的HDL设计与FPG
Saint-000
·
2024-02-04 15:45
VHDL
VHDL
FPGA
项目(16)——基于
FPGA
的音乐演奏电路
1.设计要求能在实验箱上,循环播放一段音乐。(需要源码的直接看最后一节)2.设计原理组成乐曲的每个音符的发音频率值及其持续的时间是乐曲能连续演奏所需要的两个基本要素,问题是如何来获取这两个要素所对应的数值以及通过纯硬件的手段来利用这些数值实现乐曲的演奏果。如图1所示为乐曲硬件演奏的电路原理图。其中counter_1为地址发生器,music为音符数据产生器,decoder_1为初始值设置译码器,dv
嵌入式小李
·
2024-02-04 15:14
FPGA项目
fpga开发
音乐演奏电路
verilog
基于
FPGA
的PCIe接口设计---01_PCIe基本概念
关于基于
FPGA
的PCIe接口设计,我规划分3篇来阐述。第一篇:介绍PCIe的基本概念;第二篇:以xilinx提供的例程PIO为
攻城狮Bell
·
2024-02-04 14:36
FPGA
PCIe
FPGA
PCIe
Xilinx
FPGA
学习-PCIe基本概念
点击上方蓝字关注我们1.PCIE总线概述1.1PCIE总线的发展历史PCIE总线技术,也叫计算机内部总线技术”PeripheralComponentInterconnect”,即外围组件互联,其前身是PCI总线,但PCI总线真正应用是随着Intel的Pentium处理器诞生而开始的,在1994年的时候,以绝对的优势,战胜了VESA总线,成为了当时的标准,从此,几乎所有的外围设备,从硬盘控制器到声卡
Hack电子
·
2024-02-04 14:35
java
linux
python
嵌入式
人工智能
FPGA
项目(15)——基于
FPGA
的DDS信号发生器
1.相关概念DDS(DirectDigitalSynthesis,直接数字合成)是一种通过数字技术生成精确频率和相位可调的信号的方法。它基于数字时钟和数值控制的方式,通过累加器、相位累积器和查表器等组件,以数字方式实现信号的频率和相位变化。DDS信号发生器的基本原理是:根据设定的频率和相位步进值,通过不断累加累加器的内容并将其作为查表器的地址,查表器返回相应的幅值数据,然后将此数据通过数字模数转换
嵌入式小李
·
2024-02-04 14:04
FPGA项目
fpga开发
DDS信号发生器
verilog
高级
FPGA
开发之基础协议PCIe
基础协议之PCIe部分一、TLP包的包头在PCIe的系统中,tlp包的包头的结构有许多部分是相似的,通过掌握这些常规的包头,能帮助理解在PCIe总线上各个设备之间如何进行数据的收发。通用的字段通用字段作用Fmt决定了包头是3DW还是3DW,tlp包是否包含数据type决定tlp包的类型,比如Mrd、Mwr、Cfg、Msg、Cpl、CpldTCtrafficclass,用于决定tlp包处理的优先级,
北京不北
·
2024-02-04 14:34
FPGA高级开发
fpga开发
PCI
【
FPGA
原型验证】
FPGA
技术:芯片和工具
FPGA
技术:芯片和工具3.1.当今的
FPGA
器件技术3.1.1.Virtex®-6系列:最新
FPGA
的范例3.1.2.
FPGA
逻辑块3.1.3.
FPGA
存储器:LUT存储器和块存储器3.1.4.
FPGA
DSP
Hcoco_me
·
2024-02-04 12:53
数字IC
fpga开发
Soc
原型验证
【Soc级系统防御】基于IP的SoC设计中的安全问题
文章目录Perface硬件知识产权(IP)基于IP的SoC设计中的安全问题硬件木马攻击攻击模式知识产权盗版和过度生产攻击模式逆向工程集成电路逆向工程示例
Fpga
的安全问题
FPGA
预演基于
FPGA
的系统的生命周期实体生命周期对
Hcoco_me
·
2024-02-04 12:18
数字IC
安全
GPU
硬件架构
加密
Soc
LabVIEW电能质量监测系统
采用LabVIEW软件开发了一套高效的电能质量监测系统,该系统主要针对潜油电泵这一特定应用场景,通过现场可编程门阵列(
FPGA
)技术实现电压、电流等参数的实时数据采集,并对数据进行深入分析,最终
LabVIEW开发
·
2024-02-04 11:09
LabVIEW开发案例
labview
LabVIEW开发
LabVIEW编程
LabVIEW
XUbuntu22.04之两款实用画笔工具(二百一十)
简介:CSDN博客专家,专注Android/Linux系统,分享多mic语音方案、音视频、
编解码
等技术,与大家一起成长!
Android系统攻城狮
·
2024-02-04 11:00
Ubuntu高级用法系列
XUbuntu22.04
kolourpaint
PC端视频编辑产品技术解决方案
一、产品特点高效稳定:美摄科技PC端视频编辑产品采用先进的
编解码
技术和算法,确保编辑过程高效稳定,即使处理大型视频文件也能轻松应对。
美摄科技
·
2024-02-04 08:03
音视频
FPGA
图像处理(一)腐蚀和膨胀算法之基本概念
一、腐蚀算法腐蚀缩小或者细化了二值化图像中的物体腐蚀可以看成形态学滤波操作,这种操作将小于结构元的图像细节从图像中滤除二·、膨胀算法三、开操作和闭操作开操作:先腐蚀、后膨胀平滑物体的轮廓,断开较窄的狭颈,并消除细小的突出物闭操作:先膨胀,后腐蚀平滑物体的轮廓。弥合较窄的间断和细长的沟壑,消除小的孔洞,填补轮廓线中的断裂。
悲喜自渡721
·
2024-02-04 07:50
图像处理
fpga开发
用linux文件系统的链接功能实现文件缓存LRU
除了
编解码
技术,视频CDN技术是解决用户视频播放流畅度的首要环节,而CDN技术中除了智能调度技术,边缘服务器的性能优化也是非常重要的环节之一。本方法就是着眼于边缘服务器的
码农心语
·
2024-02-04 06:40
高性能
linux
缓存
运维
nginx
cache
cdn
XUbuntu22.04之跨平台远程控制工具(二百一十一)
简介:CSDN博客专家,专注Android/Linux系统,分享多mic语音方案、音视频、
编解码
等技术,与大家一起成长!
Android系统攻城狮
·
2024-02-03 23:17
Ubuntu高级用法系列
Xubuntu22.04
ToDesk远程控制
替代MP4Info, MP4explore的软件MP4inspector
这两天在学音视频
编解码
,看到了MP4封装各式,寻找网上推荐的分析软件,MP4Info,MP4explore,都没有找到。然后找到了替代的软件。
固执的你
·
2024-02-03 23:09
视频编解码
视频编解码
【INTEL(内部错误:子系统:CCLK,文件:/quartus/periph/cclk/cclk_gen7_utilities.cpp, 未在只读原子pr_part上设置全局标志(iterm 错误)
说明由于英特尔®Quartus®Prime专业版软件23.2中存在一个问题,在PR角色实现修订期间,在针对IntelAgilex®7F/I系列
FPGA
设备进行编译期间,您在部分重配置(PR)区域中对M20K
神仙约架
·
2024-02-03 22:52
INTEL(ALTERA)
FPGA
quartus
pr_part
fpga开发
【
FPGA
】高云
FPGA
之IP核的使用->PLL锁相环
FPGA
开发流程1、设计定义2、设计输入3、分析和综合4、功能仿真5、布局布线6、时序仿真7、IO分配以及配置文件(bit流文件)的生成8、配置(烧录)
FPGA
9、在线调试1、设计定义使用高云内置IP核实现多路不同时钟输出输入时钟
凉开水白菜
·
2024-02-03 22:51
FPGA
fpga开发
PLL
IP核
【INTEL(ALTERA)】为什么在 HPS 引导优先模式下使用 hps_auto SOF 文件时 HPS 配置会失败?
解决方法建议不再使用hps_autoSOF文件,请遵循最新的SoC
FPGA
引导使用指南,使用生成的hps.rbf文件通过JTAG配置HPS。
神仙约架
·
2024-02-03 22:15
INTEL(ALTERA)
FPGA
fpga开发
HPS
引导
SOF
【QT+QGIS跨平台编译】之十六:【OpenJPEG+Qt跨平台编译】(一套代码、一套框架,跨平台编译)
文章目录一、OpenJPEG介绍二、文件下载三、文件分析四、pro文件五、编译实践一、OpenJPEG介绍OpenJPEG是一个开源的JPEG2000
编解码
库。
翰墨之道
·
2024-02-03 19:12
Qt+QGIS跨平台编译
OpenJp2
OpenJpeg
QGIS
QGIS跨平台编译
OpenJpeg+qt
QGIS+qt
Android之命令行烧写OTA镜像(一百八十五)
简介:CSDN博客专家,专注Android/Linux系统,分享多mic语音方案、音视频、
编解码
等技术,与大家一起成长!
Android系统攻城狮
·
2024-02-03 17:57
Android系统调试系列
android
ota
刷机
媒体AI解决方案
贴合媒体业务流程提供智能生产、多模态内容结构化、智能
编解码
、审核等丰富智能应用,贴合行业“采编存管播发”场景。
公有云服务商
·
2024-02-03 17:52
人工智能
媒体
腾讯云
阿里云
aws
京东云
重温
FPGA
设计之bcd加法器verilog实现
1.题目2.源码//*********************************************************************************//ProjectName:BCD_adder//Email:
[email protected]
//Website:https://home.cnblogs.com/u/hqz68///CreateTime:2019/
芯王国
·
2024-02-03 13:23
重温FPGA
bcd加法器
verilog代码
FPGA
——verilog实现加法器(详细)
1、半加器首先我们看看半加器的真值表abcoso000101011110由真值表我们可以得到RTL图verilog代码:modulehalf_add(a,b,so,co);//半加器inputa,b;//定义两个输入outputso,co;//so为和值的输出,co为进位数据的输出assignso=a^b;//根据真值表可得so为a,b异或逻辑后的结果assignco=a&b;//根据真值表可得c
逃亡的诗
·
2024-02-03 13:22
FPGA
verilog
【
FPGA
& Verilog&Modelsim】 8bitBCD码60计数器
可私信获取整个项目文件8bit即有8位二进制BCD码,全称Binary-CodedDecimal,简称BCD码或者二-十进制代码利用四位二进制(0000-1111)16个中选择10个作为十进制0-9;常见的BCD码是8421码本项目使用两组BCD码(每组4bit,共8bit,故称为8bitBCD)(高位0-5,低位0-9)组成0-59计数器闲话不多,上代码计数值qout达到60时,cout进位输出
去追远风
·
2024-02-03 13:51
FPGA学习记录
fpga开发
【
FPGA
& Verilog】各种加法器Verilog
1bit半加器adder设计实例moduleadder(cout,sum,a,b);outputcout;outputsum;inputa,b;wirecout,sum;assign{cout,sum}=a+b;endmodule解释说明(1)assign{cout,sum}=a+b是连续性赋值对于线网wire进行赋值,必须以assign或者deassign开始assign[delay]wire_
去追远风
·
2024-02-03 13:18
FPGA学习记录
fpga开发
TCP/IP LWIP
FPGA
笔记
参考资料:正点原子LwIP之网络接口netif(ethernetif.c、netif.c)-CSDN博客IPv4/IPv6、DHCP、网关、路由_ipv6有网关的概念吗-CSDN博客TCP/IPTCP/IP协议中文名为传输控制协议/因特网互联协议,又名网络通讯协议,是Internet最基本的协议、Internet国际互联网络的基础,由网络层的IP协议和传输层的TCP协议组成。TCP/IP定义了电子
NoNoUnknow
·
2024-02-03 12:39
tcp/ip
网络
服务器
fpga开发
飞腾FT-2000/4处理器+复旦微
FPGA
+国产操作系统解决方案
XM-1203-
FPGA
飞腾定制主板自主可控,国产CPU、BIOS和国产Linux操作系统性能稳定,FT-2000/4处理器功能接口多样化,可扩展性强高度集成,具有丰富的接口和电磁兼容性能.XM-1203
深圳信迈科技DSP+ARM+FPGA
·
2024-02-03 11:52
国产ARM+FPGA
飞腾
FPGA
翼辉
基于国产
FPGA
+ DSP+1553B总线 的大气数据测量装置的设计与实现
本文设计并实现了一种基于
FPGA
和DSP的大气数据测量装置。测量装置包含五个压力传感器及两个温度传感器,可实时获取飞行器表面的压力信号及温度信号。
深圳信迈科技DSP+ARM+FPGA
·
2024-02-03 11:52
国产DSP_FPGA
国产DSP+FPGA
国产飞腾ARM+
FPGA
电力行业 DCS 联合解决方案
联合解决方案概述在火电的发展过程中,随着社会对电力资源需求越来越高,以往较为粗放式的发电已经行不通了,需要更精细化的发电,以达到资源的最大利用。而这种控制都需要靠自动化技术来实现,单纯的人工是达不到这种效果的。作为国家基础建设的重中之重,电力系统可以凭借选用国产控制系统,来提高发电效率和安全性。开发基于自主创新的基于国产飞腾CPU的分散控制系统,可以减少对国外CPU的依赖,提高核心控制设备国产自主
深圳信迈科技DSP+ARM+FPGA
·
2024-02-03 11:51
飞腾+FPGA
fpga开发
那些实时音视频开发中会用到开源项目
比如,前后处理环节有美颜、滤镜、回声消除、噪声抑制等,采集有麦克风阵列等,
编解码
有VP8、VP9、H.264、H.265等。
攻城狮百里
·
2024-02-03 05:52
音视频
音视频
音视频开发
webrtc
ffmpeg
18个实时音视频开发中会用到开源项目
比如,前后处理环节有美颜、滤镜、回声消除、噪声抑制等,采集有麦克风阵列等,
编解码
有VP8、VP9、H.264、H.265等。
【零声教育】音视频开发进阶
·
2024-02-03 05:21
编程
音视频开发
程序员
实时音视频
开源
ffmpeg
webrtc
c++
vivado 在CSV文件中使用I/O端口列表
在CSV文件中使用I/O端口列表CSV文件CSV文件是
FPGA
和板设计人员用来交换信息的标准文件格式关于设备引脚和引脚。有关详细信息,请参见导入CSV文件和导出I/O引脚和封装数据。
cckkppll
·
2024-02-03 03:24
fpga开发
ubuntu平台下ffmpeg的编译安装方法
libavformat:用于各种音视频封装格式的生成和解析,包括获取解码所需信息以生成解码上下文结构和读取音视频帧等功能;libavcodec:用于各种类型声音/图像
编解码
;libavutil:包含一些公共的工具函数
FISH_LJZ
·
2024-02-03 00:49
FFMPEG
ffmpeg
ubuntu
编译
开发者分享|AMD Vitis™ Libraries Vision L3 Isppipeline U50/ZCU102 流程示例
一.关于AMDVitis™VisionLibraryVitisVision库是一组90多个内核,基于OpenCV计算机视觉库,针对AMD
FPGA
、AMDAIEngine™和AMDSoC进行了优化。
BinaryStarXin
·
2024-02-02 23:12
FPGA技术汇总分享
AMD
Vitis
fpga开发
硬件工程
嵌入式硬件
物联网
单片机
mcu
Linux下PCI设备驱动开发详解(七)
Linux下PCI设备驱动开发详解(七)本章及其以后的几章,我们将通过PCIExpress总线实现CPU和
FPGA
数据通信的简单框架。
北京不北
·
2024-02-02 23:52
PCI设备驱动开发详解
linux
驱动开发
c语言
fpga开发
Linux下PCI设备驱动开发详解(一)
尤其被现在的异构计算GPU/
FPGA
、软硬结合新的方向广泛运用。一、PCI设备和驱动概述应用程序位于用户空间,驱动程序位于内核空间。linux系统规定,用户空间不可以直接调用内核函数,所以必
北京不北
·
2024-02-02 23:51
PCI设备驱动开发详解
linux
驱动开发
OpenGL ES +MediaCodec音视频采集录制录
对于一个视频的录制,包括以下几个部分:1,
视频图像
的采集2,视频录像的编码录制3,音频的采集4,音频的编码录制5,音视频的合成涉及到的技术包括OpenGLES、EGL、MediaCodec、AudioRecord
神迹12
·
2024-02-02 23:58
C++ 音视频流媒体浅谈
C++流媒体开发今天就浅浅聊一下C++流媒体开发流媒体开发中最常见的是FFmpeg(
编解码
器)业务逻辑主要是播放器了(如腾旭视频爱奇艺等等)FFmpeg是一个开源的音视频处理工具集,可以用于处理、转换和流媒体传输音视频文件
4399.9855
·
2024-02-02 22:00
c++
音视频
音频编码格式介绍
系列文章目录音频格式的介绍文章系列:音频
编解码
格式介绍:音频编码格式介绍https://blog.csdn.net/littlezls/article/details/135862140音频
编解码
格式介绍
littlezls
·
2024-02-02 21:08
audio
开发类
多媒体
音视频
嵌入式硬件
音频几个相关概念及心理声学模型
系列文章目录音频格式的介绍文章系列:音频
编解码
格式介绍:音频几个相关概念及心理声学模型https://blog.csdn.net/littlezls/article/details/135499627音频
编解码
格式介绍
littlezls
·
2024-02-02 20:37
多媒体
audio
开发类
音视频
vivado 使用SSN分析
因为配电封装
FPGA
中的网络对噪声有不同的响应,这一点很重要了解设计
cckkppll
·
2024-02-02 20:40
fpga开发
《PackNet:3D Packing for Self-Supervised Monocular Depth Estimation》论文笔记
文章的创新点主要体现为:使用3D卷机作为深度
编解码
网络,在相机位姿的6d信息基础上对平移分量进行约束,提出了一个新的数据集DDAD(DenseDepthforAutomatedDriving)。单
m_buddy
·
2024-02-02 20:28
#
Depth
Estimation
PackNet
C++开发人员职业发展规划
一、C++定位1.概述1.功能型语⾔,不绑定⾏业,万事皆可C/C++特点:稳定、⾼效、语法复杂(细节)⽅向:操作系统、服务器、⽹络安全、桌⾯应⽤、视频
编解码
应⽤层⾯2.招聘需求:1.精通C/C++,熟悉
骨灰级收藏家
·
2024-02-02 19:44
技术交流
c++
互联网
c语言
c++
开发语言
Android原生
编解码
接口MediaCodec详解
MediaCodec是Android中的
编解码
器组件,用来访问底层提供的
编解码
器,通常与MediaExtractor、MediaSync、MediaMuxer、MediaCrypto、MediaDrm、
音视频开发进阶
·
2024-02-02 15:35
java
android
python
大数据
编程语言
基于Gstreamer和大疆OSDK4.0视频h264接口推流
背景为了实现无人机视频实时推流和图像处理,首先要完成视频
编解码
,大疆的视频接口实在是坑太多了!
Maybach刚
·
2024-02-02 12:36
GStreamer
7天物联网智能家居
这里写自定义目录标题(一)Day11.学习路线2.基本概念1.什么是ARM2.ARM架构分类3.MCU和MPU4.DSP和
FPGA
总结STM32开发命名规则3嵌入式产品举例1.智能台灯2.智能手环3电视盒子
LOVE DEATH AND ROBOTS
·
2024-02-02 12:19
物联网
智能家居
fpga开发
STM32目录结构
之前一直头疼的32目录,比51复杂,又没有C规律,也不像python脚本文件关联不强,也不像工整的
FPGA
工程,编的时候到处放,爆出的错千奇百怪。短暂整理了一个,还是没有理得很轻。
chinxue2008
·
2024-02-02 12:08
stm32
嵌入式硬件
单片机
Android14之Selinux报错:unknown type qemu_device at token (一百八十三)
简介:CSDN博客专家,专注Android/Linux系统,分享多mic语音方案、音视频、
编解码
等技术,与大家一起成长!
Android系统攻城狮
·
2024-02-02 11:30
Android系统调试系列
android14
Selinux报错
上一页
4
5
6
7
8
9
10
11
下一页
按字母分类:
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他